Cap a la nanoelectrnica

1
CAP A LA NANOELECTRONICA
Implicacions de la nanoelectrònica i tendències
de futur
Salvador Manich
Departament dEnginyeria Electrònica Universitat
Politècnica de Catalunya
2
Mides en la natura
100 µm
Cristall de sal comú
Visible amb instrumental
50?70 µm
Cabell
30?50 µm
25 µm
10 µm
8 µm
2 µm
Pols talc
pollen
Glòbul vermell
Glòbul blanc
Bacteri
3
Mides en la nanoelectrònica
4
Mides en la nanoelectrònica
2 µm
Bacteri
Tecnologia industrial
130 nm
100 nm
0,1 nm
Recerca avançada
Virus
Límit inferior
Límit superior
30 nm
? 100
5
Exemple 130 nm (P-IV)
55 Mt 131 mm2 3 GHz 73 W
Font Standford university
6
Exemple de transistor de 30 nm
Projecció
Font Intel
7
Electrònica digital. Element actiu principal
Transistor MOSFET (NMOS)
Interruptor obert
Interruptor tancat
0
1
Font Intel
8
Electrònica digital. Element actiu principal
Transistor MOSFET complementari (PMOS)
1
Interruptor obert
Interruptor tancat
1
0
Font Intel
9
Àlgebra de commutació (Boole)

• Gottfried Wilhelm von Leibniz (1 juliol 1646 a
  Leipzig 14 novembre 1716 a Hannover) lk
• George Boole, (2 november 1815 8 december 1864)
  va ser un matemàtic i filòsof. lk
• Amb tres operacions (NOT, OR, AND) i dos valors
  (0, 1) es pot realitzar qualsevol operació
  lògica. gt qualsevol operació aritmètica amb rang
  representació finit.
• Claude Elwood Shannon (30 abril 1916 24 febrer
  2001) lk
• Àlgebra de commutació implementable amb
  interruptors.

10
Operació elemental NOT
x
NOT(x)
1
x 0
NOT(x) 1
0
11
Operació elemental NOT
x
NOT(x)
1
x 1
NOT(x) 0
0
12
Procés de fabricació CMOS de 130 nm (Bacteri)
130 nm
2,27 µm
Font Eshraghian
13
Operació elemental OR NOT(NOR())
1
x
OR(x,y)
y
NOR(x,y) 1
x 0
y 0
0
0
14
Operació elemental OR NOT(NOR())
1
x
OR(x,y)
y
NOR(x,y) 0
x 0
y 1
0
0
15
Operació elemental OR NOT(NOR())
1
x
OR(x,y)
y
NOR(x,y) 0
x 1
y 0
0
0
16
Operació elemental OR NOT(NOR())
1
x
OR(x,y)
y
NOR(x,y) 0
x 1
y 1
0
0
17
Operació elemental AND NOT(NAND())
1
1
x 0
y 0
NAND(x,y) 1
x
AND(x,y)
y
0
18
Operació elemental AND NOT(NAND())
1
1
x 0
y 1
NAND(x,y) 1
x
AND(x,y)
y
0
19
Operació elemental AND NOT(NAND())
1
1
x 1
y 0
NAND(x,y) 1
x
AND(x,y)
y
0
20
Operació elemental AND NOT(NAND())
1
1
x 1
y 1
NAND(x,y) 0
x
AND(x,y)
y
0
21
Sumar tres digits binaris
x
y
s0
52 t
z
s1
s1(x,y,z)
s0(x,y,z)
x
y
z
x y z s1s0
Font Eshraghian
22
Màscares (Glòbul vermell)
6,2 µm
130 nm
4,8 µm
Font Eshraghian
23
Sumar dues variables enteres de 4 digits binaris
208 t
x0
x1
x2
x3
y0
y1
y2
y3
s4
s0
s1
s2
s3
x3x2x1x0 y3y2y1y0 s4s3s2s1s0
Font Eshraghian
24
Màscares (Glòbul blanc)
15 µm
23,3 µm
Font Eshraghian
25
Multiplicar dues variables enteres de 4 digits
binaris
x3
x2
x1
x0
720 t Cristall de sal
y0
s0
y1
s1
y2
s2
y3
s3
s4
s5
s6
s7
x3x2x1x0 ? y3y2y1y0 s7s6s5s4s3s2s1s0
Font Eshraghian
26
Implicacions de la complexitat funcional i
lescalat

• Augment complexitat gt més interruptors
  (transistors)
• Més transistors gt augmenta superfície circuit
• Reducció mida tecnologia imprescindible si es
  vol augmentar la complexitat funcional.
• Més transistors gt augmenta del consum energètic
• Reducció mida tecnologia imprescindible si es
  vol mantenir el consum energètic dins un límits
  raonables.
• Més transistors gt augmenta del temps de càlcul
• Reducció mida tecnologia imprescindible si es
  vol mantenir el temps de càlcul petit.

27
Recordatori P-IV

• Tecnologia 130 nm.
• 55 millions transistors
• 73 Watts de potència consumida
• 131 millímetres quadrats de superfície ocupada
• 3 GHz de velocitat de procés màxima gt temps mig
  propagació 10 nivells lògics 0,33 ns. Temps mig
  commutació transistors 0,33 ns ? 10 33 ps
• Suposant que només treballen el 20 dels
  transistors en cada fase de càlcul gt Energia per
  commutació transistor 73 W ? 0,33 ns ? (0,2 ?
  55 Mt) 2,2 fJ
• Tensió alimentació 1,5V. Unitat capacitat
  paràsita 2 ? 2,2 fJ ? 1,52 2 fF

28
Tecnologia de principis del segle XX

• 1900 J.A.Fleming inventa vàlvula rectificadora.
• 1900 L.D.Forest inventa vàlvula 3 elèctrodes

29
P-IV tecnologia vàlvules superfície circuit

• Superfície ocupada vàlvula aprox. 2 ? 2 cm2
• Superfície P-IV (7416 ? 2 cm)2 (148 m)2

Font BCN
30
P-IV tecnologia vàlvules potència consumida

• Potència manteniment vàlvula 0,5 W
• Potència manteniment P-IV 55 M ? 0,5 W 27,5
  MW
• Tensió alimentació 6 V
• Capacitat paràsita 2 nF
• Potència de càlcul (3 GHz) 73 W ? (2 fF ? 1,52)
  ? (2 nF ? 62) 1.168 MW
• Potència consumida total 27,5 MW 1.168 MW
  1.195 MW (central nuclear Vandellós 992 MW)

31
Tecnologia mitjans de segle XX

• 1925 Sinventa el transistor MOS FET (J.
  Lilienfield).
• 1935 Es fa una segona proposta del transistor
  MOS FET (O. Heil).
• 1948 Anunci del primer transistor bipolar de
  punta (Bardeen Brattain).
• 1949 Primer transistor bipolar comercialitzat.
• 1951 Anunci del primer transistor bipolar dunió
  (Shockly).

Font IEEE museum
32
P-IV transistoritzat discret superfície circuit

• Mida transistor aprox. 0,5 ? 0,5 cm2 (1950)
• Superfície P-IV (7416 ? 0,5 cm)2 (37 m)2

Font BCN
33
P-IV transistoritzat potència consumida

• Potència estatica dun transistor bipolar 25 mW
• Potència manteniment P-IV 55 M ? 25 mW 1,4
  MW
• Tensió alimentació 5 V
• Capacitat paràsita 0,1 nF
• Potència de càlcul (3 GHz) 73 W ? (2 fF ? 1,52)
  ? (0,1 nF ? 52) 40,5 MW
• Potència consumida total 1,4 MW 40,5 MW
  41,9 MW
• Reducció de potència 28,5 vegades menor

34
Tecnologia mitjans segle XX

• 1958 Sinventa el circuit integrat (Jack Kilby a
  Texas Instrument i Robert Noyce a Fairchild).
• 1959 Invenció del transistor MOSFET (Dawon Kahng
  M. M. Attala)

• 1962 Sinventa la tecnologia pMOS i nMOS sobre
  el mateix sustrat (P.K. Weimer).
• 1963 Invenció del primer inversor CMOS (Frank
  Wanlass a Fairchild).

Font IEEE museum
35
P-IV CMOS 10µm superfície circuit

• Mida transistor aprox. 0,1 ? 0,1 mm2 (1970)
• Superfície P-IV (7416 ? 0,1 mm)2 (74,2 cm)2

Pupitre dexàmen
Font BCN
36
P-IV CMOS potència consumida

• Tensió alimentació 5 V
• Capacitat paràsita 1 pF
• Potència de càlcul (3 GHz) 73 W ? (2 fF ? 1,52)
  ? (1 pF ? 52) 400 KW
• Potència consumida total 400 KW
• Reducció de potència 3.000 vegades menor

37
Llei de Moore (1965)

• Gordon E. Moore (3 gener 1929). Cofundador
  dIntel.
• La llei prediu la duplicació del nombre de
  transistors en un circuit integrat cada 18 mesos.

Font Intel
38
Llei de Moore
Transistors per dau
Dades del 1965
Matrius MOS
Dades actuals lògica MOS 1975
Projecció del 1975
Memòries
Microprocessadors
Font Intel
39
Evolució de la tecnologia
Mida tecnologia µm
40
Gruix de lòxid
Mida en nm
41
Evolució de la potència consumida
Font Intel
42
Impacte ambiental?. Quants transistors en el món?
Nombre total de formigues al món (Font Wilson
Hardvard) 1016 a 1017
Nombre dunitats
Font Gordon Moore
43
On es vol arribar?
Cervell humà 10 ? 100 billions neurones Potència
consumida 20W
Itanium 2 221 millions transistors Potència
consumida 130W
Font The Physics Factbook, Standford university
44
Estratègies a curt termini
Tendència a seguir fins COST gt COST nova
tecnologia
PROPERS 10 ANYS APROX

• Millores en la geometria.
• Nous materials.

??????????
millorar ESTRUCTURA mateixos MATERIALS
mantenir ESTRUCTURA nous MATERIALS
45
Estratègies a llarg termini
A PARTIR DE 10 ANYS APROX NANOTECNOLOGIA

• Estratègies emergents demostrades
• Díodes FET ressonants defecte túnel.
• Transistor dun sol electró.
• Lògica simple de flux quàntic.
• Autòmat cellular quàntic.
• Dispositius basats en nanotubs.
• Dispositius moleculars.

46
Dispositius basats en nanotubs

• Comportament metàllic o semiconductor n o p.
• Elevada densitat i resistència.
• Diàmetres en lescala nanomètrica.
• Comportament FET.
• Nous dispositius i aplicacions.
• Ample espectre daplicacions a lenginyeria.

Simulació
47
Exemples electrònica

• Porta NOT.

Font American Chemical Society
48
Altres exemples

• Sensors de camp magnètic
• Celles de combustible.
• Emmagatzematge dhidrogen.
• Transport de fàrmac al nucle de les cèllules.

49
Serveis disponibles al DEE-ETSEIB

• Centre disseny ASICs amb tecnologia pròpia de
  350nm.
• Laboratori de caracterització i verificació
  dASICs.
• Àrees de recerca consolidades en fiabilitat,
  test, verificació i baix consum.
• Noves àreas de recerca en nanotecnologies.

50
Exemple
51
Exemple
52
dit.upc.es