Trabajo de SDP2:Ascensor

1
Trabajo de SDP2Ascensor

• Autores
• Paula Ibáñez Méndez
• Manuel Antonio Lamelas Puga

2
Índice

• Especificaciones
• Descripción de la aplicación
• Análisis previo
• Diseño del sistema digital
• Descripción funcional
• Simulación funcional
• Compilación e implementación
• Simulación temporal
• Conclusiones

3
Especificaciones (I)

• Se desea realizar la simulación del
  funcionamiento de un ascensor, que tenga 4 pisos
  (0,1,2,3), con sensores de piso, señales de
  llamada y sensor de puerta abierta.

4
Especificaciones (II)

• Para hacer la simulación del ascensor utilizamos
  cuatro bloques y uno de control
• Pulsador
• Puerta
• Caja
• Visualizador de piso actual
• Control general del ascensor

5
Especificaciones (III)

• Este ascensor carece de memoria
• Es de puerta cerrada, es decir, la puerta
  permanece cerrada mientras no se pulse ningún
  botón.
• El reset inicializa el ascensor en el piso 0 y
  con la puerta cerrada.

6
Descripción de la aplicación (I)

• El esquema general del ascensor

7
Descripción de la aplicación (II)

• Bloque pulsadores Como entradas tendrán los
  pulsadores internas y externos, el reloj y reset.
  Como salidas tenemos piso pulsado y el piso
  destino.
• Bloque puerta Tendrá como señales de entrada el
  reloj, reset y la señal abrir cerrar puerta. Al
  terminar la temporización de movimiento de la
  puerta, se actualiza la señal de salida puerta
  abierta cerrada.
• Bloque visualizador A través del visualizador de
  siete segmentos enseñamos el piso en el que se
  encuentra el ascensor.
• Bloque caja Las señales de entrada son el reloj,
  el reset, el motor y la señal de subir bajar.
  Como señales de salida tenemos los detectores de
  piso, cuando se acaba la temporización activamos
  durante un ciclo el detector de piso
  correspondiente y cuando el motor se para,
  activamos el detector del piso en el que está
  parado el ascensor.

8
Descripciónde la aplicación (III)
Diagrama de secuencia de operaciones del
ascensor.
9
Análisis previo

• Esta aplicación responde a un circuito de
  complejidad baja o media, que requiere al menos
  los siguientes circuitos
• Un Sistema Secuencial Síncrono de control
  principal.
• 1 divisor de CLK que utilizan varios bloques.
• 3 temporizadores ,para la espera del movimiento
  de puerta, otro para el cierre automático de la
  puerta sino se pulsa ningún botón y otro para el
  movimiento del ascensor de un piso a otro.
• Para la implementación de este sistema digital,
  ya que no tiene mucha complejidad, suponemos que
  un PLD es un sistema aceptable.

10
Diseño (I)

• Hemos realizado cada bloque mediante VHD, luego
  los hemos esquematizado, hemos comprobado el
  funcionamiento de cada uno de forma individual.
  Y por último los hemos interconectado en un
  esquemático superior. En el cual también ha sido
  comprobado su correcto funcionamiento.

11
Diseño (II)Bloque puerta
12
Diseño (III)Bloque caja
13
Diseño (IV)Bloque control
14
Diseño (V)Top ascensorbloque pulsador
bloque visualizador
15
Simulación (I)

• Visualizador

16
Simulación (II)

• Pulsador

17
Simulación (III)

• Caja (inicio)

18
Simulación (IV)

• Caja (final)

19
Simulación (V)

• Puerta

20
Simulación (VI)

• Bloque Control (Inicio)

21
Simulación (VII)

• Bloque Control (Final)

22
Estimación de los recursos lógicos (I).

• 37 biestables
• 17 biestables para el sistema secuencial de
  control.
• 2 biestables para el bloque pulsadores.
• 6 biestables para el bloque puerta.
• 12 biestables para el bloque caja.
• Al menos 8 macroceldas para la realización del
  decodificador de binario a 7 segmentos.
• Al menos 10 macroceldas para la realización de
  las entradas de la unidad de control.
• Al menos 8 macroceldas para la realización de las
  salidas de la unidad de control.

23
Estimación de los recursos lógicos (II)

• Estimación del número mínimo de terminales
  necesarios
• 8 terminales de salida
• 8 segmentos del visualizador
• Sería posible conectar también a las salidas del
  PLD la entrada al visualizador, que es un bus con
  el piso correspondiente
• 8 terminales de entrada genéricos
• 8 pulsadores ( 4 externos y 4 internos)
• 2 terminales de entrada específicos
• 1 para la señal de reloj externa CLK
• 1 para la señal de puesta en estado inicial
  global RESET

24
Elección del circuito

• Como el circuito no tiene ninguna característica
  específica, tomamos un PLD.
• Este tendrá un mínimo de 55 macroceldas, si éstas
  poseen un único biestable. Aparte tenemos 10
  terminales de entrada ( incluyendo el clk y el
  reset) y 8 de salida.
• De la familia 9500 de Xilinx, deducimos que el
  más adecuado es XC95216-10-PQ160, ya que en el
  XC95144 la ocupación es muy elevado. Todo esto es
  debido a que tras la implementación el número de
  macroceldas es de 134.

25
Compilación e Implementación

• Informe de Implementación
• Conclusiones
• El sistema completo utiliza 134 macroceldas de
  216 que tiene la placa, un 63 .

26
Conclusiones

• El sistema de control del ascensor se ha
  implementado correctamente.
• El sistema completo utiliza 134 macroceldas de la
  placa XC95216-10-PQ160.
• La máxima frecuencia a la que funciona el
  circuito es de 20 MHz.