Etienne Tremblay

1
Etienne Tremblay

• Ordinateurs, Structure et Applications

GIF-16116
Cours 6, la famille du 8086
Université Laval, Hiver 2007
2
Historique de la famille Intel

• Voir la section LES MICROPROCESSEURS D'INTEL dans
  architecture du PC.doc
• Voir section 2.1 de pentiumIII.pdf

3
Le 8086 (1)
Tiré de i8086_microprocessor.pdf
4
Le 8086 (2)

• Le 8086 a des registres de 16 bits et peut
  adresser 1Mo de mémoire (20 bits dadresse). La
  mémoire est externe au CPU.
• Le 8086 gère 4 segments de 64Ko.
• Le 8086 a une architecture CISC. Chaque
  instruction du 8086 a une longueur qui lui est
  propre.
• Lhorloge du 8086 peut être 5, 8 ou 10MHz. Un
  cycle du CPU vaut 6 coups dhorloge. Une
  instruction de CPU peut habituellement être
  exécutée par cycle (En fonction de
  linstruction).
• Le 8086 a 40pins. 20 pins servent de bus
  dadresses et 16 pins servent de bus de données.
  Afin de minimiser le nombre de pins, les 16 pins
  de données sont aussi des lignes dadresse. Lors
  dune opération décriture ou de le lecture de la
  mémoire, les 16 pins communes (adresses et
  données) sont tour à tour des adresses, puis des
  données. Les autres PINs du 8086 servent au
  contrôle des PINs (Interruptions, Read, Write,
  I/Os versus mémoire, etc.)
• Le 8086 est divisé en plusieurs bloc fonctionnels
  quon retrouve dans un CPU moderne le Bus
  Interface Unit, des registres (il na pas de
  registre pour les fractions), un ALU, un buffer
  de 6byte pour 1 instruction et une unité de
  contrôle et dexécution des instructions.

5
Le 8086 (3)
Tiré de i8086_microprocessor.pdf
6
Le 8086 (4)

• Le 8086 a deux modes dopérations déterminé par
  le voltage présent à la pin MN/MX minimum et
  maximum. Ces modes déterminent la fonction de
  plusieurs pins du 8086. Le contenu de cette
  acétate et de lacétate précédente est propre au
  mode minimum.
• Pour aller lire ou écrire la mémoire, le CPU
• Met une adresse valide sur le bus dadresse
• Active la ligne ALE pour dire que ladresse est
  valide
• Change le rôle des lignes dadresse pour leur
  donner le rôle de lignes de données (Désactiver
  ALE, rendre le bus de données flottant en
  lecture, mettre DEN LOW)
• Met les données sur le bus de donnée pour
  lécriture.
• Active les lignes de lecture ou décriture.
• Lit les données au besoin.
• Change le rôle des lignes de données pour leur
  donner le rôle de lignes dadresse.

7
Un exemple, le Pentium III (1)
8
Un exemple, le Pentium III (2)

• On retrouve toutes les composantes dun CPU
  moderne dans larchitecture du Pentium III
• Il y a un module dinterface pour le Bus (Bus
  Interface Unit).
• Il y a deux caches (L1 et L2) sur le
  microprocesseur. Un module contrôle ces caches.
• Le CPU contient des instructions (Instruction
  Cache de 18k), il les décode et il les exécute.
• Il y a du matériel pour gérer les branchement et
  la pipeline (Fetch/Decode Control et Predictors)
• Il y a des modules pour sauvegarder et lire des
  données/résultats de calcul (AGU Store et AGU
  Load).
• Il y des registres et des sections spéciales pour
  exécuter les opéations arithmétiques (IEU), les
  opérations sur des fractions (FPU) et exécuter
  des instructions des jeux dinstructions MMX et
  SSE.
• Le Pentium contient des registres entiers et à
  point flottant.
• Une fois les instructions terminées, du matériel
  permet de les terminer par rapport à la pipeline
  et de sauvegarder le résultat de lopération

9
Références et exercices

• Références
• architecture du pc.doc
• Datasheet du 8086 (i8086_microprocessor.pdf)
• Intel Architecture, Software Developers Manual
  (pentiumIII.pdf)
• Architecture du Pentium 4.doc
• Lien sur une comparaison du Pentium IV et de
  lAthlon avec de belles images darchitecture
  http//www.tt-hardware.com/modules.php?nameNewsf
  ilearticlesid5424
• Exercices
• Historique lire la section 2.1 de pentiumIII.pdf
• Lire Architecture du Pentium 4 ou le lien ci-haut
  (en français!) ou le reste du chapitre 2 de
  pentiumIII.pdf (recommandé, mais plus complexe).
• Lire la datasheet du 8086 en partie quel est le
  rôle de la Latch dans la figure de la page 8,
  figure 4a?