Chapitre 5 Ralisation matrielle de circuits combinatoires

1
Chapitre 5 Réalisation matérielle de circuits
combinatoires
5.1 Introduction à la vraie vie Ce chapitre
décrit diverses considérations pratiques
concernant la réalisation de circuits
combinatoires. Quand on simplifie une expression
à laide dalgèbre booléenne ou table de
Karnaugh, on obtient une forme minimale.
Cependant, quand on veut réaliser le circuit,
cest-à-dire le construire avec des composantes
électroniques, une foule de considérations
matérielles entrent en ligne de compte. Une
considération évidente est quon na pas toujours
à portée de la main toutes les portes logiques
nécessaires. Il devient alors utile de connaître
les équivalences entre les portes.
2
Chapitre 5 Réalisation matérielle de circuits
combinatoires
5.2 Réalisation avec portes NON-ET et
NON-OU Référence Roth, 5e éd., sections
7.2-7.5. 5.2.1 Ensemble fonctionnellement
complet Un ensemble dopérations logiques est
dit fonctionnellement complet si lensemble peut
exprimer toutes les fonctions booléennes, i.e. si
une somme de produits ou un produit de sommes
peuvent être réalisés. Par exemple, lensemble
NON, ET, OU est fonctionnellement complet. Les
ensembles à un seul élément NON-ET et NON-OU
sont aussi fonctionnellement complets. Ceci est
un grand avantage, parce que ces portes logiques
sont très simple à construire, prennent peu de
place, et sont plus rapides que toutes les autres
portes logiques sauf linverseur. En fait, les
portes ET et OU sont construites en cascadant une
porte NON-ET ou NON-OU et un inverseur. Démonstra
tion réaliser les fonctions NON, ET, OU, OUX,
et équivalence grâce à des portes NON-ET puis
NON-OU.
3
Chapitre 5 Réalisation matérielle de circuits
combinatoires
5.2.2 Procédure pour la conversion dun
circuit Référence Roth, 5e éd., fig. 7-11, p.
186 Tout circuit à deux niveaux (e.g. somme de
produits ou produit de sommes) peut facilement
être converti en un réseau contenant uniquement
des portes NON-ET ou bien uniquement des portes
NON-OU. La procédure à suivre avec des réseaux de
portes est 1. Trouver une somme de produits
(produit de sommes) minimum 2. Dessiner le
circuit correspondant 3. Remplacer toutes les
portes par des NON-ET (NON-OU) 4. Complémenter
les entrées simples
4
Chapitre 5 Réalisation matérielle de circuits
combinatoires

• La procédure à suivre avec une expression
  booléenne est
• 1. Trouver une somme de produits (produit de
  sommes) minimum
• 2. Appliquer une double inversion à
  lexpression
• Appliquer le théorème de De Morgan une seule
  fois.
• Exemple de conversion circuit à deux niveaux
  (somme de produits) ? un
• circuit contenant uniquement des portes NON-ET

F L1 L2 . P1 P2 (avec Li
littéral et PiL1L2Li) Après application de De
Morgan une seule fois FF(L1 L2 P1
P2)
5
Chapitre 5 Réalisation matérielle de circuits
combinatoires
x1 x2
P1
L1 L2


F
y1 y2

P2

Avant transformation
Après transformation
Car
X1 X2
X1 X2



Xi
Xi
(X1 X2 Xn) (X1 X2Xn)
6
Chapitre 5 Réalisation matérielle de circuits
combinatoires
5.3 Autres symboles pour portes logiques et
logique mixte Référence Roth, 5e éd., section
7.5 Nous avons toujours placé le symbole
dinversion à la sortie des portes logiques.
Cependant, on peut aussi le placer à lentrée de
celles-ci. Pour les portes OU et ET, ceci revient
à appliquer les règles de De Morgan (A B)'
A' B' (A B)' A' B' Pour linversion, on a
(F ') F' (F ')' F' Formes équivalentes pour
NON, ET, OU, NON-ET, NON-OU.
7
Chapitre 5 Réalisation matérielle de circuits
combinatoires

• Règles
• Remplacer ET par OU, OU par ET, NON par
  identité
• Remplacer les pattes inversées (avec une bulle)
  par des pattes non-inversées (sans bulle), et
  vice-versa
• On peut remplacer toute porte logique dun
  circuit en autant quon respecte les inversions
  par les bulles. Sinon, il faut insérer un
  inverseur.

8
5.3.1 Exemples Convertir chaque circuit pour
nutiliser que des portes NON-ET ou bien NON-OU.
9
(No Transcript)
10
Chapitre 5 Réalisation matérielle de circuits
combinatoires

• 5.4 Réseaux à plusieurs niveaux
• Définition Le nombre de niveaux dun circuit
  est égal au nombre maximal de portes logiques
  entre toute entrée et la sortie.
• Un circuit peut en général être réalisé de
  plusieurs façons. Les formes canoniques (somme de
  produits et produit de sommes) représentent des
  réalisations à deux niveaux seulement. En
  pratique, on doit considérer trois choses quand
  on fait la conception dun circuit
• Le nombre de niveaux de portes logiques
  (impacts sur le délai, les aléas, et la
  testabilité)
• Le nombre total de portes logiques (impacts sur
  le coût, lespace nécessaire, et la puissance
  consommée) et,
• Le nombre total dentrées des portes logiques
  (impacts sur la disponibilité des portes et sur
  la complexité des interconnexions entre les
  portes)
• En pratique, on peut vouloir minimiser le produit
  total du nombre de niveaux, de portes et
  dentrées.
• Exemples de réseaux à niveaux multiples.

11
Chapitre 5 Réalisation matérielle de circuits
combinatoires
5.5 Réseaux à sorties multiples Il est parfois
nécessaire de réaliser plusieurs fonctions
booléennes simultanément à partir dun même
groupe de variables. Dans un tel cas, on désire
minimiser le coût total du circuit plutôt que le
coût de la réalisation dune fonction en
particulier. Paradoxalement, cela implique en
général que le coût de réalisation de chaque
fonction nest pas nécessairement
minimal! Exemple, Roth 5e éd., section
7.6. Comme pour les réseaux à sortie unique, la
procédure à suivre consiste à identifier tout
dabord les impliquants primaires essentiels.
Cependant, pour le réseau global, un impliquant
primaire dune fonction nest essentiel que sil
couvre un minterme présent uniquement dans cette
fonction mais pas dans les autres. La procédure
à suivre pour obtenir une solution optimale
relève de lexpérience, et le problème devient
rapidement très complexe pour les très grands
réseaux.
12
Chapitre 5 Réalisation matérielle de circuits
combinatoires
5.6 Réalisation avec des portes à nombre
dentrées limité (Roth, 5e éd., section 8.2) On
na pas toujours à portée de la main une porte ET
à 7 entrées, ni 22 portes NON-OU à 3
entrées. Dans un tel cas, il faut effectuer des
conversions algébriques à une expression pour
pouvoir la réaliser avec les portes logiques
disponibles. Exemples.
13
Chapitre 5 Réalisation matérielle de circuits
combinatoires
5.7 Synchronisation et aléas Référence Roth, 5e
éd., sections 8.3 et 8.4 5.7.1 Temps de
propagation et diagrammes de synchronisation On
a supposé à date que les signaux se propageaient
à travers les réseaux à une vitesse infinie. Ce
nest pas le cas. Quand lentrée dune porte
logique change, un changement ne se propagera pas
instantanément à la sortie. Les transistors,
résistances, condensateurs et autres éléments
électroniques à lintérieur de la porte prennent
un certain temps à réagir. Un chronogramme
(timing diagramme) permet dobserver les signaux
dun circuit en fonction du temps.
14
Chapitre 5 Réalisation matérielle de circuits
combinatoires
5.7.2 Aléas statiques définition Il y a deux
types daléas statiques aléa statique de type 1
et aléa statique de type 0. Un aléa statique de
type 1 se produit dans un circuit quand la sortie
dun circuit passe brièvement de 1 à 0 puis à 1,
quand une seule de ses entrées change. La sortie
qui correspond à chacune des ces entrées est
1. Un aléa statique de type 0 se produit dans un
circuit quand la sortie dun circuit passe
brièvement de 0 à 1 puis à 0, quand une seule de
ses entrées change. La sortie qui correspond à
chacune des ces entrées est 0. Dans les deux
cas, le changement dentrée naurait pas dû être
observé à la sortie, parce que la valeur de la
fonction pour les deux entrées est la même. Les
aléas statiques se produisent à cause des temps
de propagation différents des signaux à travers
un circuit logique.
15
Chapitre 5 Réalisation matérielle de circuits
combinatoires
5.7.3 Détection et élimination daléas
statiques Les réseaux à deux niveaux
correctement conçus qui réalisent une somme de
produits (ET-OU) nont pas daléas statiques de
type 0. Les aléas statiques de ces circuits
peuvent être détectés à partir de leur table de
Karnaugh en identifiant les 1 adjacents qui ne
sont pas couverts par un même impliquant. Les
réseaux à deux niveaux correctement conçus qui
réalisent un produit de sommes (OU-ET) nont pas
daléas statiques de type 1. Les aléas statiques
de ces circuits peuvent être détectés à partir de
leur table de Karnaugh en identifiant les 0
adjacents qui ne sont pas couverts par un même
impliquant. Dans les deux cas, pour éliminer les
aléas statiques, il faut rajouter au circuit des
portes logiques de façon à relier tous les 1
(ou 0) par une suite dimpliquants non
disjoints.
16
Chapitre 5 Réalisation matérielle de circuits
combinatoires
5.7.4 Aléas dynamiques Un aléa dynamique se
produit quand la sortie dun circuit change à
plusieurs reprises quand une de ses entrées
change. Il faut quil y ait au moins trois
chemins différents entre les entrées et sorties.
5.8 Questions de révision 1. La porte logique
suivante deux entrées X et Y. Sa sortie F X
Y est 1 sauf quand X 0 et Y 1. a.
Démontrer que lensemble contenant uniquement
cette porte logique est fonctionnellement
complet. b. Dessiner un circuit comprenant
uniquement cette porte logique pour réaliser
la fonction G AB AC. Les entrées ne
peuvent être que A, B, C, 0 et 1.
17
Chapitre 5 Réalisation matérielle de circuits
combinatoires
2. Roth, 5e éd., 7.4 3. Roth, 5e éd., 7.5 4.
Roth, 5e éd., 7.6 5. Roth, 5e éd., 7.7 6. Roth,
5e éd., 7.8 7. Roth, 5e éd., 7.9 8. Roth, 5e
éd., 8.1 9. Roth, 5e éd., 8.2 10. Roth, 5e éd.,
8.3
18
(No Transcript)