Les architectures pipelines pour larithmtique Rfrence: Murdocca et Shiva GEF469B Hiver 2005 - PowerPoint PPT Presentation

1 / 14
About This Presentation
Title:

Les architectures pipelines pour larithmtique Rfrence: Murdocca et Shiva GEF469B Hiver 2005

Description:

Op rations logiques. F = A. F = A' F = B. F = B' F = 0. F = 1. F = A B. F ... logiques demand s. Organisation du UAL. Vue sch matique. Les chemins ... – PowerPoint PPT presentation

Number of Views:56
Avg rating:3.0/5.0
Slides: 15
Provided by: GregPh4
Category:

less

Transcript and Presenter's Notes

Title: Les architectures pipelines pour larithmtique Rfrence: Murdocca et Shiva GEF469B Hiver 2005


1
Les architectures pipelines pour
larithmétiqueRéférence Murdocca et
ShivaGEF469B Hiver 2005
  • Greg Phillips
  • Collège Militaire Royal du Canada
  • Génie électrique et génie informatique
  • greg.phillips_at_rmc.ca phillips.rmc.ca

2
Aperçu
  • revue
  • les architectures pipelines pour larithmétique
  • le conception de lUAL avec pipeline

3
Revue
  • représentation des nombres à virgule flottante
  • arithmétique avec les nombres à virgule flottante
  • problèmes et solutions

4
Opérations arithmétiques
  • exemple 0.5 x 10-3 0.75 x 10-3
  • 0.5 x 10-3 0.75 x 10-3
  • rendre les exposants égales
  • 1.25 x 10-3
  • ajouter les mantisses
  • 0.125 x 10-2
  • normaliser la mantisse

5
Pipelines arithmétiques
  • trois étages
  • signales de contrôle pour chaque étape
  • registres entre les étages
  • des indicateurs pour létat de chaque étage

Signales de contrôle
A
rendre les exposants égales
ajouter les mantisses
normaliser la mantisse
somme
B
R1
R2
6
Pipelines arithmétiques
  • pipeline pour ajouter deux nombres de quatre bits

(opérandes i 3)
(opérandes i 1)
(opérandes i 2)
(opérandes i)
a0
b0
a1
b1
a2
b2
a3
b3
report de sortie
C0
C1
C2
report dentré
S0
S1
S2
S3
(somme i)
7
Pipelines arithmétiques
  • CDC STAR-100 (tableau des chaînes de caractères)
  • addition des nombres à virgule flottante
  • comparer les exposants, aligner les mantisses,
    ajouter les mantisses, normaliser, sortie
  • chaque étage faite par un processeur différent
    des autres

..
entré
P1
P2
P3
Pn
sortie
R1
R2
Rn-1
8
Conception dun UAL
  • de quoi est-ce quon a besoin?
  • quest-ce quon a?
  • comment est-ce quon peut combiner les
    composantes?
  • comment est-ce quon peut tester le design après?

9
Opérations logiques
  • F A
  • F A
  • F B
  • F B
  • F 0
  • F 1
  • F A B
  • F A B
  • F A B
  • F (A B)
  • F AB
  • F AB
  • F AB
  • F (AB)
  • F A oux B
  • F (A oux B)

10
Réalisation des opérations logiques
A
Z
B
Ce circuit nous donne tous les seize
opérations logiques demandés.
S3
S2
S1
S0
11
Organisation du UAL
12
Vue schématique
13
Les chemins des données
14
À lire
  • section 10.1
Write a Comment
User Comments (0)
About PowerShow.com