CRONOGRAMA DA DISCIPLINA DE MICROELETRNICA EE 4458G www'ee'pucrs'brvargasDisciplinasMicroeletronicaE - PowerPoint PPT Presentation

1 / 43
About This Presentation
Title:

CRONOGRAMA DA DISCIPLINA DE MICROELETRNICA EE 4458G www'ee'pucrs'brvargasDisciplinasMicroeletronicaE

Description:

... tabela a seguir mostra alguns dados estat sticos referentes produ o de ... a) Dado o aumento de rea da pastilha de mem rias DRAM, qual o par metro que ... – PowerPoint PPT presentation

Number of Views:105
Avg rating:3.0/5.0
Slides: 44
Provided by: kaat75
Category:

less

Transcript and Presenter's Notes

Title: CRONOGRAMA DA DISCIPLINA DE MICROELETRNICA EE 4458G www'ee'pucrs'brvargasDisciplinasMicroeletronicaE


1
CRONOGRAMA DA DISCIPLINA DEMICROELETRÔNICA EE
(4458-G)www.ee.pucrs.br/vargas/Disciplinas/Mic
roeletronica-EE(4458G-04)Prof. Dr. Fabian
Vargasvargas_at_pucrs.br
  • G1 0,16(P1 P2 P3 P4 P5)
    0,2(TrabFinal)

2
  • Bibliografia (Livros)
  • Digital Integrated Circuits a design
    perspective, Jan M. Rabaey, Anantha
    Chandrakasan, Borivoje Nikolic. 2nd edition.
  • Principles of CMOS VLSI Design A Systems
    Perspective, Neil Weste, Kamran Eshraghian.
    Addison Wesley Publishing Company.
  • Microeletrônica Volume 2, Adel S. Sedra,
    Kenneth C. Smith. Makron Books do Brasil Ltda.
    1995. (Ver Cap. 1.3 Circuitos Digitais MOS,
    563-644 Anexo A Tecnologia de Fabricação de
    Circuitos Integrados, 760-742.)

3
  • Bibliografia (Sites)
  • http//www-vlsi.stanford.edu80/group/chips_microp
    ro.html (Microprocessors Through the Ages)
  • http//micro.magnet.fsu.edu/chipshots/index.html
    (Chip Shots Gallery)
  • http//micro.magnet.fsu.edu/micro/gallery/chips/ch
    ipshots.html (Chip Shots Gallery)
  • http//www.intel.com/community/oregon/hightech/his
    tory/intel/tech_advances.htmmicron (INTEL in
    your Community)
  • http//micro.magnet.fsu.edu/electromag/java/transi
    stor/index.html (CMOS Fabrication Process
    Design Rules)
  • http//www.cse.nd.edu/courses/cse462/www/lectures/
    L05_Fabrication.pdf (CMOS Fabrication Process
    Design Rules)
  • http//jas.eng.buffalo.edu/education/fab/invFab/in
    dex.html (CMOS Inverter Fabrication Process)

4
The Transistor Revolution
First transistor Bell Labs, 1948
5
The First Integrated Circuits
Bipolar logic 1960s
ECL 3-input Gate Motorola 1966
6
Intel 4004 Micro-Processor
1971 1000 transistors 1 MHz operation
7
Intel Pentium (IV) microprocessor
8
Moores Law
  • In 1965, Gordon Moore noted that the number
    transistors on a chip doubled every 18 to 24
    months.
  • He made a prediction that semiconductor
    technology will double its effectiveness every 18
    months

9
Moores Law
Electronics, April 19, 1965.
10
Evolution in Complexity
11
Transistor Counts
1 Billion Transistors
K
1,000,000
100,000
Pentium III
10,000
Pentium II
Pentium Pro
1,000
Pentium
i486
i386
100
80286
8086
10
Source Intel
1
1975
1980
1985
1990
1995
2000
2005
2010
Projected
Courtesy, Intel
12
Moores law in Microprocessors
1000
2X growth in 1.96 years!
100
10
P6
Pentium proc
Transistors (MT)
486
1
386
286
0.1
8086
Transistors on Lead Microprocessors double every
2 years
8085
0.01
8080
8008
4004
0.001
1970
1980
1990
2000
2010
Year
Courtesy, Intel
13
Die Size Growth
100
P6
Pentium proc
486
Die size (mm)
10
386
286
8080
8086
7 growth per year
8085
8008
2X growth in 10 years
4004
1
1970
1980
1990
2000
2010
Year
Die size grows by 14 to satisfy Moores Law
Courtesy, Intel
14
Frequency
10000
Doubles every2 years
1000
P6
100
Pentium proc
Frequency (Mhz)
486
386
10
8085
286
8086
8080
1
8008
4004
0.1
1970
1980
1990
2000
2010
Year
Lead Microprocessors frequency doubles every 2
years
Courtesy, Intel
15
Power Dissipation
100
P6
Pentium proc
10
486
286
8086
Power (Watts)
386
8085
1
8080
8008
4004
0.1
1971
1974
1978
1985
1992
2000
Year
Lead Microprocessors power continues to increase
Courtesy, Intel
16
Power will be a major problem
100000
18KW
5KW
10000
1.5KW
500W
1000
Pentium proc
Power (Watts)
100
286
486
8086
10
386
8085
8080
8008
1
4004
0.1
1971
1974
1978
1985
1992
2000
2004
2008
Year
Power delivery and dissipation will be prohibitive
Courtesy, Intel
17
Power density
10000
1000
Power Density (W/cm2)
100
8086
10
4004
P6
8008
Pentium proc
8085
386
286
486
8080
1
1970
1980
1990
2000
2010
Year
Power density too high to keep junctions at low
temp
Courtesy, Intel
18
Not Only Microprocessors
CellPhone
Digital Cellular Market (Phones Shipped)
(data from Texas Instruments)
19
Productivity Trends
10,000,000
100,000,000
Logic Tr./Chip
1,000,000
10,000,000
Tr./Staff Month.
100,000
1,000,000
58/Yr. compounded
Complexity
10,000
100,000
Productivity (K) Trans./Staff - Mo.
Complexity growth rate
1,000
10,000
x
x
100
1,000
21/Yr. compound
x
x
x
x
x
Productivity growth rate
x
10
100
1
10
Source Sematech
Complexity outpaces design productivity
Courtesy, ITRS Roadmap
20
Why Scaling?
  • Technology shrinks by 0.7/generation
  • With scaling, every generation can integrate 2x
    more functions per chip chip cost does not
    increase significantly
  • Cost of a function decreases by 2x
  • But
  • How to design chips with more and more functions?
  • Design engineering population does not double
    every two years
  • Hence, a need for more efficient design methods
  • Exploit different levels of abstraction

21
Design Abstraction Levels
SYSTEM
MODULE

GATE
CIRCUIT
DEVICE
G
D
S
n
n
22
Design Metrics
  • How to evaluate performance of a digital circuit
    (gate, block, )?
  • Cost
  • Reliability
  • Scalability
  • Speed (delay, operating frequency)
  • Power dissipation
  • Energy to perform a function

23
Cost of Integrated Circuits
  • NRE (non-recurrent engineering) costs
  • design time and effort, mask generation
  • one-time cost factor
  • Recurrent costs
  • silicon processing, packaging, test
  • proportional to volume
  • proportional to chip area

24
NRE Cost is Increasing
25
Die Cost
  • Single die

Wafer
Going up to 12 (30cm)
From http//www.amd.com
26
Cost per Transistor
cost -per-transistor
1
Fabrication capital cost per transistor (Moores
law)
0.1
0.01
0.001
0.0001
0.00001
0.000001
0.0000001
1982
1985
1988
1991
1994
1997
2000
2003
2006
2009
2012
27
Yield
Simplified Form
Complete Form
28
Defects
a is approximately 2
29
Some Examples (1994)
30
Exercícios
1) A cada nova geração, as pastilhas de
circuitos de circuitos integrados DRAM
têm significantemente aumentado. No entanto, o
rendimento do processo destes circuitos tem
permanecido aproximadamente o mesmo (43 a 48).
A tabela a seguir mostra alguns dados
estatísticos referentes à produção de memórias
DRAMs entre 1980 e 1992.
a) Dado o aumento de área da pastilha de memórias
DRAM, qual o parâmetro que deve ser melhorado
para se manter o mesmo rendimento?
b) Qual é o melhoramento calculado para aquele
parâmetro entre 1980 e 1992?
31
Respostas para a questão (b) 1980 5,61 198
3 3,95 1985 2,33 1989 1,61 1992 0,91
2) Qual é o custo aproximado de uma pastilha de
R4000 no wafer mostado à esquerda na Fig. 1?
Assuma que o wafer de 6 polegadas custa US750,00
e que a densidade de defeito é 2/cm2. Use o
número de pastilhas indicado nesta
figura. Resp. USD 47,64.
3) Mesmo exercício que o anterior, mas utilizando
o wafer da direita (R3000). Resp. USD 8,76.
32
Fig. 1. Fotografia de um wafer de 6 polegadas
contendo microprocessadores MIPS R4000 (esquerda)
e um wafer de 6 polegadas contendo
microprocessadores MIPS R3000 (direita). O
número de pastilhas do R3000 no wafer da direita,
para um rendimento de 100, é 210. Cada pastilha
mede 0,8 x 0,9cm2 e contem cerca de 125.000
transistores. O número de pastilhas do R4000 no
wafer da esquerda, para um rendimento de 100, é
de 59. O tamanho da pastilha é 1,5 x 1,1cm2 e
cada pastilha contem cerca de 1,3 milhão de
transistores. Alguns dos chips do R3000
colocados nas bordas do wafer não serão
utilizados eles foram incluídos porque é mais
fácil para se criar as máscaras para imprimir o
circuito no silício. Os retângulos "vazios" em
ambos wafers contém circuitos de teste usados
para rapidamente se testar o wafer. O wafer do
MIPS R4000 tem quatro circuitos de teste
adicionais nas bordas.
33
3) Se se considerar as demais variáveis como
constantes, qual é a relação approximada entre o
custo e a área da pastilha? Resp.
3
34
Concepção de Circuitos Integrados
Transistor
35
Materiais Semicondutores
Átomo de Silício
Grande estabilidade física e química em
temperatura ambiente 4 elétrons na órbita
externa valência 4 Permite uma obtenção
natural do SiO2 - óxido de silício
36
Materiais Semicondutores
Cristal de Silício
Monocristal Silício Monocristalino - estrutura
regular e homogênea - ligações covalentes -
material quimicamente estável Em estado puro
(intrínsico) - mal condutor a temperatura
ambiente - isolante a baixas temperaturas Aument
o da temperatura - provoca quebra das
ligações - um elétron livre provoca a formação
de uma lacuna - ocorre a geração de pares
elétrons-buracos
37
Materiais Semicondutores
Mobilidade dos elétrons
Mobilidade dos buracos µn µp
OBS Cerca de 3 vezes para o silício e 30 vezes
para o AsGa
Resistividade capacidade de um material veicular
corrente
depende
- concentração de portadores (que por sua vez,
depende temperatura, dopagem) - mobilidade dos
portadores no material
Dopantes átomos com excesso de elétrons ou de
lacunas
dopantes do tipo P falta de elétrons (receptor
de é, pFET) ex. boro (3A) dopantes do tipo N
excesso de elétrons (doador de é, nFET)
ex. fósforo (5A)
38
Materiais Semicondutores
Ver Tabelas Periódicas em
http//educar.sc.usp.br/quimica/tabela.html
http//profmokeur.ca/quimicap/
39
Transistor MOS
Estruturas MOS
Metal
Óxido de Silício SiO2
Semicondutor -gt (Germânio ou Silício
Monocristalino)
Silício Policristalino -gt CONDUTOR
Óxido de Silício SiO2 -gt ISOLANTE
Silício Monocristalino -gt SEMICONDUTOR
40
Transistor MOS
Silício Policristalino
Óxido de Silício SiO2
N
N
Corte transversal
Silício Monocristalino
P
Difusão N
Substrato P
Vista de topo
N
Poli
41
Transistor MOS (nFET)
Fonte
Grade
canal
Dreno
Difusão N
N
N
corte
P
Substrato P
Contato
planta baixa
N
nFET
42
Transistor MOS (nFET)
canal aberto (OFF)
Grade 0 V
Fonte
Dreno
N
N
P
Difusão N
canal fechado (ON)
Fonte
Grade VCC
Dreno
N
N
nFET
P
43
Transistor MOS (pFET)
canal aberto (OFF)
Grade VCC
Fonte
Dreno
P
P
N Well
Difusão P
P
canal fechado (ON)
Grade 0 V
Fonte
Dreno
P
P
pFET
N Well
P
Write a Comment
User Comments (0)
About PowerShow.com