Diapositiva 1

1
METAESTABILIDAD
2
1. DEFINICIÓN, EJEMPLOS Y PARÁMETROS DE
MEDIDA.
3
Definición de metaestabilidad
Es la indefinición del valor de salida de un
biestable durante un cierto período de tiempo
mayor que el dado en las especificicaciones
(tco).
Esto se produce cuando se conectan señales
asíncronas a un Sistema Secuencial Síncrono.
4
Por qué aparece?
Si no se respetan tiempos de set up y hold
Aparición de metaestabilidad.
5
Se puede eliminar?

• No se puede eliminar la metaestabilidad si la
  entrada al sistema son señales asíncronas.
• Se puede reducir su
  aparición

6
Ejemplo de metaestabilidad
NQ

7
Ejemplo de un SSS
E0
I 0
SALTO 1 AND I1
I 0
E1
E2
E3
SALTO 0 AND I1
E4
I 1
E5
8
Ejemplo de SSS

• Sincronizar las variables asíncronas de entrada
  mediante
• Biestables.

I
Q
SALTO
9
Simulación del SSS
10
Cómo se mide?

• Parámetros para medirla
• MTBF. (Mean time between failures).
• tr.(Recovery Time).
• tR. (Resolution Time).
• MTBF e(C2 tR) / (C1fclockfinput)
• finput la frecuencia media de transiciones
  asíncronas de la variable de entrada.

11
Gráfica de metaestabilidad
12
2. SOLUCIONES PARA ELIMINAR LA
METAESTABILIDAD
13
1. Usar biestables más rápidos2. Retardar el
uso de la señal sincronizada

• Si el biestable es más rápido que la frecuencia
  de variación del dato de entrada, es menos
  probable la metaestabilidad.
• Biestables rápidos para sincronizar señales
  asíncronas.
• No válida en FPGAs porque todos los biestables
  son iguales.

14
1 Usar biestables más rápidos2 Retardar el uso
de la señal sincronizada

• Cuanto más tardo en usar la señal sincronizada,
  menos probable es que aún tenga metaestabilidad.
• Dos posibilidades
• 2.2.1 Sincronización de múltiples etapas
• 2.2.2 Sincronización de múltiples relojes

15
2 Retardar el uso de la señal sincronizada2.1
Sincronización de múltiples etapas2.2
Sincronización de múltiples relojes

• Añadir biestable en serie reduce la probabilidad
  de tener metaestabilidad.
• El segundo biestable solo presenta
  metaestabilidad si la salida del primero está aún
  metaestable cuando llega el siguiente flanco de
  reloj. Y así sucesivamente.

16
2 Retardar el uso de la señal sincronizada2.1
Sincronización de múltiples etapas2.2
Sincronización de múltiples relojes

• Cuantos más biestables en serie mayor es el MTBF
  (tiempo medio entre fallos) porque es más
  probable que algún biestable tenga ya a su
  entrada un dato estable cuando llega el flanco de
  reloj.
• Dos posibilidades
• a) Múltiples etapas sin retardo
• b) Múltiples etapas con retardo

17
2 Retardar el uso de la señal sincronizada2.1
Sincronización de múltiples etapas2.2
Sincronización de múltiples relojes

• a) Múltiples etapas sin retardo

18
2 Retardar el uso de la señal sincronizada2.1
Sincronización de múltiples etapas2.2
Sincronización de múltiples relojes

• a) Múltiples etapas sin retardo
• Ejemplo sin metaestabilidad

19
2 Retardar el uso de la señal sincronizada2.1
Sincronización de múltiples etapas2.2
Sincronización de múltiples relojes

• a) Múltiples etapas sin retardo
• Ejemplo con metaestabilidad

20
2 Retardar el uso de la señal sincronizada2.1
Sincronización de múltiples etapas2.2
Sincronización de múltiples relojes

• a) Múltiples etapas sin retardo con inversor
• Inversor en la señal de reloj de segundo
  biestable para que solo se retrasa 1 ciclo de
  reloj (en lugar de 2) en usar la señal
  sincronizada.
• La entrada del segundo biestable debe estar
  estable en medio ciclo para no propagar la
  metaestabilidad (antes tenía 1 ciclo).

21
2 Retardar el uso de la señal sincronizada2.1
Sincronización de múltiples etapas2.2
Sincronización de múltiples relojes

• a) Múltiples etapas sin retardo con inversor

22
2 Retardar el uso de la señal sincronizada2.1
Sincronización de múltiples etapas2.2
Sincronización de múltiples relojes

• a) Múltiples etapas sin retardo con inversor
• Ejemplo anterior con inversor

23
2 Retardar el uso de la señal sincronizada2.1
Sincronización de múltiples etapas2.2
Sincronización de múltiples relojes

• a) Múltiples etapas sin retardo con inversor

Con inversor
Sin inversor
24
2 Retardar el uso de la señal sincronizada2.1
Sincronización de múltiples etapas2.2
Sincronización de múltiples relojes

• a) Múltiples etapas sin retardo
• El detector de flancos Compara las salidas de
  dos biestables en serie para detectar flanco.
• Al igual que con inversor la salida se tiene 1
  ciclo de reloj después de meter la entrada.

25
2 Retardar el uso de la señal sincronizada2.1
Sincronización de múltiples etapas2.2
Sincronización de múltiples relojes

• a) Múltiples etapas sin retardo
• El detector de flancos

26
2 Retardar el uso de la señal sincronizada2.1
Sincronización de múltiples etapas2.2
Sincronización de múltiples relojes
a) Múltiples etapas sin retardo El detector de
flancos
27
2 Retardar el uso de la señal sincronizada2.1
Sincronización de múltiples etapas2.2
Sincronización de múltiples relojes

• b) Múltiples etapas con retardo
• La señal de reloj del 2º biestable tiene un
  retardo para aumentar el MTBF.
• Retardo menor que el Tco del biestable para no
  coger el dato de entrada en el mismo flanco de
  reloj en ambos biestables.
• No aplicable en FPGA y PLDs porque no se pueden
  introducir retardos fijos de valor reducido.

28
2 Retardar el uso de la señal sincronizada2.1
Sincronización de múltiples etapas2.2
Sincronización de múltiples relojes

• b) Múltiples etapas con retardo

29
2 Retardar el uso de la señal sincronizada2.1
Sincronización de múltiples etapas2.2
Sincronización de múltiples relojes

• Aplicar reloj más lento en biestables que en el
  resto del SSS, así salida primer biestable tiene
  más tiempo para resolver metaestabilidad antes de
  entrar al segundo biestable.
• Dividir entre una constante la señal de reloj que
  entra a los biestables, así está sincronizado con
  el reloj general del SSS.
• También tiene que tener múltiples etapas para
  reducir la metaestabilidad.

30
2 Retardar el uso de la señal sincronizada2.1
Sincronización de múltiples etapas2.2
Sincronización de múltiples relojes
31

• 3. CIRCUITOS PARA
  MEDIR
• LA METAESTABILIDAD

32
Medición de la metaestabilidad

• Existen diferentes circuitos para la detección de
  la
• metaestabilidad.
• Estos dos biestables pueden memorizar mismo valor
  
• si el primero sufre metaestabilidad.

33
Simulación del circuito de Cypress.
34
Medición de la metaestabilidad

• Estos dos biestables pueden memorizar mismo valor
  
• si el primero sufre metaestabilidad.

35
Medición de la metaestabilidad

• Estos dos biestables pueden memorizar mismo valor
  
• si el primero sufre metaestabilidad.

36
Conclusiones generales

• Es imprescindible una sincronización
• adecuada
• No eliminamos la metaestabilidad, sólo reducimos
• la probabilidad de que ésta aparezca.
• Cuanto más tiempo le permitamos a la salida que
  se
• estabilice, menor la probabilidad de
  metaestabilidad.
• Con un MTBF pequeño se deben utilizar varios
  biestables de sincronización si disponemos de
  ellos.

mínimo un biestable