A1263216905NMkcm

1
FTFC 2003
Définition dune métrique
dinsertion de buffers
X. Michel, A. Verle N. Azémard, P. Maurine, D.
Auvergne Paris , France 15-16 Mai 2003
LIRMM, MONTPELLIER, FRANCE
2
OBJECTIFS
Définition dune métrique orientée conception
pour loptimisation
Ø
Ø
Choix entre

• Dimensionnement des transistors
• Insertion 1 inverseur transformation logique
• Insertion 2 inverseurs

Quelle est la méthode la plus efficace ? Quand
appliquer une de ces alternatives ?
Ø
3
ENVIRONNEMENT
POPS (LIRMM) Performance Optimization by Path
Selection
Description niveau porte (SPICE netlist)
Algorithme de recherche de chemins IT
Layout (CADENCE)
Sensibilisation statique
Optimisation de performance - Vitesse -
Puissance - Compromis vitesse/puissance
Extraction capacités (CADENCE)
4
EVOLUTION DES PERFORMANCES
Evolution des performances en vitesse des chemins
dun circuit
Nbre de chemins
Gain en Vitesse
Gain en Surface
Chemins longs
Chemins courts
Délai

Contrainte en délai
Circuit Standard
5
PLAN
Ø
Respect dune contrainte
Ø
Modèle de délai
Conditions dinsertion de buffers
Ø

Ø
Validations
Applications
Ø

Conclusion
Ø
6
RESPECT DUNE CONTRAINTE

• Période dhorloge imposée par les flip flop
• Contrainte sur entrée et sortie des blocks
  combinatoires

7
RESPECT DUNE CONTRAINTE
Différentes alternatives
Ø
Dimensionnement des transistors

• Simulation du circuit (HSPICE)
• Outils danalyse de chemins critiques (Synopsys,
  Magma)

Ø
Insertion de buffer

• Transformation logique
• Arbres de buffers

8
RESPECT DUNE CONTRAINTE
Différentes alternatives
Ø
Efficace pour accélérer des chemins

• Dimensionnement coûteux en surface
• Alternatives de bufferisation efficace pour
  des charges importantes

Ø
Solutions

• Sensibilité des portes au dimensionnement et aux
  alternatives de bufferisation
• Etude du Fanout

9
MODELE DE DELAI
P
CL capacité de sortie CM capacité de
couplage Tstep réponse indicielle
IN
N
CL
THLs
10
MODELE DE DELAI
Facteur de réduction
Portes 0.25 mm
SHL
SLH
1
Inverseur k1
2.3
1.5
1.73
Inverseur k2
2
1.53
Inverseur k3
Nand2 k1
2.3
1.55
Nand3 k1
2.05
2.3
1
Nor2 k1
4.3
k facteur de configuration
Nor3 k1
1
6.3
11
Choix dune méthode doptimisation
Dimensionnement local ou insertion de buffers
12
Définition dune métrique
Dimensionnement si
Insertion 1 INV si
Bufferisation si
13
Sensibilité dune porte à son fanout
14
VALIDATIONS
Ø
Dimensionnement porte (i) inchangée
Ø
Délai de propagation identiques et minima pour
la nouvelle structure
Ø
Alternative à surface la plus faible
15
k facteur de configuration
16
VALIDATIONS
Protocole daccélération

• Conditions Initiales
• Facteur de charge limite dune porte Folim.
• Protocole
• Recherche chemin critique
• Dimensionnement porte si Fo lt Folim
  
• Sinon Insertion de buffer

17
APPLICATION
18
CONCLUSION

• Détermination et définition de métrique pour la
  sélection dalternatives daccélération
• Evaluation des nœuds critiques
• Sensibilité dune porte à sa charge
• Sélection entre dimensionnement et bufferisation
• Aucune itération
• Respect de la contrainte avec coût réduit en
  surface/puissance

19
PERSPECTIVES

• Intégration de cette métrique dans POPS
• Application à des circuits importants
• Caractérisation de librairie
• Application à la sélection de cellules au niveau
  mapping