Jeu dinstructions Rfrence: 12'4 GEF469B Hiver 2005

1
Jeu dinstructionsRéférence 12.4GEF469B Hiver
2005

• Greg Phillips
• Collège Militaire Royal du Canada
• Génie électrique et génie informatique
• greg.phillips_at_rmc.ca phillips.rmc.ca

2
Aperçu

• revue
• flot de données
• principes de base des architectures pipelines
• performance des architectures pipelines
• les branches

3
Revue

• les deux fonctionnes des registres
• les registres visibles aux usagers
• les registres à drapeaux
• les cycles indirectes

4
Flots de données (extraction)
5
Flots de données (indirecte)
6
Flots de données (interruption)

• simple et prédictible
• sauvegarder le valeur de compteur de programme
  (PC)pour la reprise dexécution après
• contenue du PC copié au registre de tampon de
  mémoire (MBR)
• valeur spéciale charger (e.g., pointeur sur le
  pile) charger dans le registre dadresse mémoire
  (MAR)
• MBR écrit à ladresse indiqué
• PC charger avec ladresse du sous-programme
  dinterruption
• prochaine instruction (premier du sous-programme
  dinterruption) extracté

7
Flots de données (interruption)
8
Prélecture (prefetch)
extraction
exécution
instruction
instruction
resultat
9
Larchitecture de pipeline

• étages nécessaires
• extraction dinstruction
• décodage dinstruction
• calcule des adresse dopérandes
• extraction des opérandes
• exécution dinstruction
• écriture du résultat
• nous pouvons profiter du chevauchement

10
Chronogramme dune pipeline
11
Une branche dans une pipeline
12
Performance dune architecture de pipeline

• létage CO (calcule des dadresses des opérandes)
  peut avoir besoin dune valeur qui peut être
  modifier par une instruction précédente qui est
  encore dans le pipeline
• pourquoi pas cent étages?
• surdébit a chaque étage pour emménager les
  données dune registre à une autre
• on à besoin dune montant énorme de logique de
  commande pour optimiser un architecture pipeline
  avec beaucoup détages

13
Performance

• ? temps du cycle pour avancer un ensemble
  dinstructions une étage
• k nombre détages
• d délai du circuit à verrouillage (latch delay)
  pour avancer les signaux et les données une étage

14
Performance

• n instructions, pas de branches
• un total de k cycles pour le premier instruction,
  et (n-1) cycles pour les n-1 instructions qui
  restent

15
Facteur daccélération

• facteur daccélération (speedup factor)
• pour (n ? ?), Sk ? ?
• voir la figure 12.14

16
Les branches

• multiple flots dinstructions
• prélecture du cible de branche
• tampon de boucle
• prédiction des branches
• branchement délayé

17
Prédiction des branches

• prédiction de branche non-suivi
• faîtes la supposition que la branche ne sera
  jamais suivi
• alors, charger toujours linstruction après la
  branche
• 68020 et VAX 11/780
• le VAX ne prélira pas les instructions après une
  branche si sa causera une défaut de page
• prédiction de branche suivi
• faîtes la supposition que la branche sera
  toujours suivi
• alors, charger toujours linstruction du cible de
  la branche

18
Prédiction des branches

• prédiction par opcode
• la probabilité dune branche dépend fortement de
  lopcode
• peut arriver à un taux de succès de plus que 75
• commutateur de suivi ou non-suivi
• basée sur lhistoire
• utile pour les boucles

19
Diagramme détat pour prédiction des branches
20
À lire

• section 4.1 et section 5.1 (mémoire)