ECLAIRs UTS Trigger - PowerPoint PPT Presentation

1 / 5
About This Presentation
Title:

ECLAIRs UTS Trigger

Description:

ECLAIRs UTS Trigger #2. Algorithme de localisation des sources GBR ... bient t disponible), FPU de Xilinx annonce 33MFLOPS (sur Virtex-4_at_200MHz, utilisable sur ... – PowerPoint PPT presentation

Number of Views:25
Avg rating:3.0/5.0
Slides: 6
Provided by: pkes
Category:
Tags: uts | annonce | eclairs | trigger

less

Transcript and Presenter's Notes

Title: ECLAIRs UTS Trigger


1
ECLAIRs UTS Trigger 2
  • Algorithme de localisation des sources GBR
  • Hardware / Software ??

2
Algorithme de Déconvolution vitesse de calcul
  • Il sagit essentiellement de décorréler les
    données du détecteur par la géométrie du masque
  • Décorrélation 2D
  • FFT ( N2 log(N)) versus décorrélation directe
    (N4)
  • N taille_du_masque taille_du_detecteur 120
    80 200

3
Implémentation Hardware de lalgorithme FFT(FPGA
via un IP Core)
  • Calcul en fixed-point IP core de Xilinx
    (datasheet ds260)    FFT1D 256, data 24 bits,
    Virtex-II _at_200MHz 1 à 2 µs    extrapolation
    pour une FFT2D 256x256 500 a 1000 µs PAS
    FACILE A METTRE EN UVRE (troncature,
    représentation numérique, etc)
  • Calcul en floating-point IP core de Dillon ou
    4DSP
  • FFT1D 256, data 816 bits, virtex-4_at_200MHz 4
    µs       extrapolation Virtex-II_at_100MHz 8 µs
       extrapolation pour une FFT2D 256x256 2000
    à 4000 µs    IP coûteuse (19 à 26000 dollars)
    et spécifique à une cible (on ne dispose pas
    des sources).
  • Faire une IP FFT en floating point qq semaines
    de travail design directement en VHDL
    logiciel de co-design C-to-HDL (Handel-C)

4
Implémentation Software de lalgorithme
FFT(langage C)
  • Avantage évident développement facile et proche
    du logiciel de simulation, banc de test facile à
    mettre en oeuvre
  • Processeurs embarqués LEON (SparcV8) ou
    MICROBLAZE (RISC)
  • Chaîne de compilation GCC

Librairie FFTW benchmark Pentium4 2.2GHz
5
Implémentation Software de lalgorithme
FFT(langage C) -- 2
  • Test de la librairie FFTW3 ./bench irf 256x256
  • Machines de bureau (P4 2GHz ou Sparc 1.6Ghz)
    3ms (950 MFLOPS)
  • Extrapolation pour LEON sur FPGA_at_100MHz 50ms à
    100ms (ca suppose que la FPU tient le coup)
  • Problème MICROBLAZE (le compilateur supportant la
    FPU doit être bientôt disponible), FPU de Xilinx
    annonce 33MFLOPS (sur Virtex-4_at_200MHz, utilisable
    sur Virtex-II_at_100MHz).
  • Pour comparaison, sur Virtex-II Pro_at_200MHz (Linux
    floating-point en soft emulated) 1.94
    SECONDES (1.4 MFLOPS)
  • On peut estimer que lalgorithme total de
    localisation des sources peut durer quelques
    dizièmes de secondes
  • espace mémoire 12x256kBytes 3Mbytes de RAM
Write a Comment
User Comments (0)
About PowerShow.com