Pr - PowerPoint PPT Presentation

About This Presentation
Title:

Pr

Description:

P. Maurine, J. B. Rigaud, F. Bouesse, G. Sicard, M. Renaudin ... Crit res analytiques d'opt. en vitesse. b. b. a. a. d. d. c. c. Z. f. e. e. 15. TAL_130nm. 16 ... – PowerPoint PPT presentation

Number of Views:23
Avg rating:3.0/5.0
Slides: 19
Provided by: Pmau5
Category:

less

Transcript and Presenter's Notes

Title: Pr


1
TAL  une bibliothèque de cellules pour le design
de circuits asynchrones QDI
P. Maurine, J. B. Rigaud, F. Bouesse, G. Sicard,
M. Renaudin
2
Plan
Contexte Flot TAST (TIMA Asynchronous Synthesis
Tool) cible Protocole 4 phase dual
rail Cellules QDI Implantation physique de
cellules QDI Spécificités des Cellules
QDI Politique de dimensionnement Gate sizing
Transistor sizing TAL130nm
3
Contexte
4
Flot de conception TAST
TAST Compiler
Code CHP
CHP Compiler
TAST Synthetiser
DTL checker
Petri Net
Synthetiser
Petri Net Synthetisable
VHDL structurel  QDI 
VHDL structurel  µPipeline 
TECH Mapper
Netlist Porte
Bibliothèque de cellules
Assignation technologique est effectuée avec les
outils du flot synchrone
Layout
5
Circuits CMOS QDI 4 phase dual rail
La requête est encodée dans les données
10
01
Valide
0
1
Codage 3 états
00
Invalide
Échange 1
Échange 2
Data
Valide
Valide
Invalide
Invalide
Ack
6
Motivation objectif
bibliothèques fondeurs
bibliothèque spécifique
Reduction
Portes
Muller 2 Muller 3 Muller 4 COR222
14 transistors 28 transistors 42 transistors 50
transistors
8 transistors 10 transistors 12 transistors 24
transistors
40 64 71 52
? Réduire la surface en maintenant les
performances ou si possible en les améliorant
7
Cellules QDI
8
Spécificités des cellules CMOS QDI
Propriété QDI
a1
A
a0
z1
Simple Rail
Z
y1
z0
Simple Rail
Y
y0
Portes CMOS composites un élément de maintien
du niveau de sortie
9
Exemples de cellules CMOS QDI
AND
OR
a1
a1
C
z1
b1
a0
C
b0
a0

C
z0
b1
a1
C
b0
Inverseur
a0
a0
A
A
a1
a1
10
Exemple COR222 CMOS QDI
AO222
24 transistors
AO222

Étage de logique
Étage de maintien
Étage de logique
Étage de logique
AO222
d
c
50 transistors
c
d
Z
b
a
a
b
f
e
e
11
Politique de dimensionnement
12
Politique de dimensionnement
a1
Simple Rail
z1
A
a0
y1
Y
y0
Simple Rail
z0
Minimiser les capacités dentrées
Utilisation la plus fréquente possible de porte à
petit drive
13
Règles de dimensionnement
? équilibrer les possibilités en courant des
plans N et P ? dessiner au moins 4 drives
différents ? dessiner l'étage de sortie des
portes QDI de sortance Xi de sorte quil offre
les mêmes possibilités en courant que l'inverseur
de drive (Xi). ? dimensionner les portes de
sorte que l'accommodation de la charge se fasse
en deux étages ? Éviter les décompositions
logiques pour lesquelles le nœud de sortie est
contrôlé par un latch
14
Critères de dimensionnement
d
c
c
d
Z
b
a
a
b
f
e
e
Critère analytique de sûreté de fonctionnement
Critères analytiques dopt. en vitesse
15
TAL_130nm
16
Caractéristiques
  • ?30 fonctionnalités (130 dessins)
  • ?surface divisée par 2 (moy) / implantations à
    base de --AO222
  • ?Performances en vitesse équivalentes (?15)
  • ?Réduction de la consommation
  • (5 à 40 sauf Muller 2)

17
Exemples
18
Conclusion et perspectives
  • politique de dim de bibliothèque Asynchrone
  • réduction importante de la surface des cellules
  • cellules à perf équivalentes (voir supérieures)
  • comparaison équitable d ASIC synchrones et
    Asynchrones
  • ? développement de bib. spécifiques
Write a Comment
User Comments (0)
About PowerShow.com