Aucun titre de diapositive

1
Colloque CAO
Evaluation et optimisation de chemins
combinatoires
X. Michel, P. Maurine, N. Azémard D.
Auvergne Paris 15-17 Mai, 2002
LIRMM, MONTPELLIER, FRANCE
2
Motivation
IDENTIFICATION DE CHEMINS

• Pourquoi ?
• Détermination de la période d horloge
• Optimisation de performances

• Comment ?
• Enumération de chemins
• Analyse de chemins (vitesse, puissance, ..)
• Dimensionnement des portes logiques

POPS
3
PLAN

• Introduction
• Algorithme de recherche de chemins
• Technique Incrémentale adaptée
• Validations Comparaison (PATHMILL)
• Protocole doptimisation
• Méthode d optimisation
• Résultats expérimentaux
• Comparaison (AMPS)
• Conclusion

4
Introduction
CONTEXTE
Description niveau porte (netlist SPICE)
POPS Performance Optimization by Path Selection
Description niveau transistor (EXTRALO-UFRGS)
Vue symbolique (TROPIC-LIRMM)
Layout (CADENCE)
Optimisation performances - Vitesse -
Puissance - Compromis vitesse/puisance
Extraction des capacités (CADENCE)
5
Introduction
OBJECTIF
Evolution des performances en vitesse des
chemins dun circuit
Nombre de chemins
Gain en vitesse
Gain en Puissance
Chemins les plus longs
Chemins les plus courts
Délai

6
Algorithme de recherche de chemins
DIFFERENTES METHODES
DFS Depth First Search Recherche
en profondeur BFS Breadth First
Search Recherche en largeur AVANTAGE
Enumération de tous le chemins du
circuit INCONVENIENTS Temps CPU Allocation
mémoire
METHODES COURANTES
TECHNIQUE INCREMENTALE version
adaptée. Enumération de chemins non exhaustive.
7
Algorithme de recherche de chemins
RECHERCHE DE CHEMINS
Circuit C17
Pathmill (Synopsis)
Pops (Lirmm)
8
Algorithme de recherche de chemins
HSPICE-POPS-PATHMILL
Délai du chemin le plus long (ns)
HSPICE Delai(ns)
POPS Delai(ns)
PATHMILL Delai(ns)
200
150
100
50
0
C17
C432
C880
C499
C1355
C1908
C2670
C3540
C6288
C5315
C7552
Circuits
Précision moyenne PATHMILL 5 POPS
7
9
Algorithme de recherche de chemins
COMPARAISON TEMPS CPU POPS/PATHMILL
Recherche des 100 plus longs chemins
POPS
Temps CPU (s)
PATHMILL
1000
100
10
1
2000
4000
6000
8000
10000
12000
14000
16000
0
Complexité (nombre de transistors)
0,1
10
Protocole doptimisation
METHODE DOPTIMISATION

• Conditions Initiales
• Facteur limite de charge dune porte fl
• Largeur maximale dun transistor Wmax.
• Optimisation du délai
• Recherche du délai du chemin le plus long
• Dimensionnement dune porte si son facteur
  de charge gt fl
• Recherche du nouveau chemin le plus long
• Itération procédure de dimensionnement

Procédure de dimensionnement
11
Protocole doptimisation
CIRCUIT C1908 ( 1 075 portes, 729 057 chemins )
60000
Nombre de chemins
Optimization
40000
W5?m
W8?m
W2?m
20000
30
10
20
Délai(ns)
Délai Constant
Augmentation Puissance 29
12
Protocole doptimisation
DELAI PUISSANCE
W 5 µm
W 2µm
Puissance (nW)
W 8 µm
Après optimisation
18 ns
1.6
15 ns
20 ns
1.2
15 ns
11 ns
35 ns
10 ns
16 ns
14 ns
12 ns
12 ns
0.8
28 ns
14 ns
11 ns
21 ns
25 ns
28 ns
21 ns
20 ns
32 ns
26 ns
0.4
19 ns
32 ns
53 ns
Circuits
0
C432
C880
C499
C1355
C1908
Adder16x2
13
Protocole doptimisation
ETUDE COMPARATIVE POPS/Outil Industriel
AMPS (Synopsis)
POPS(Lirmm)
Optimisation

• Délai (D)

• Délai (D)

• Puissance (P)

• Puissance (P)

• D - P

• D - P - A

14
Protocole doptimisation
COMPARAISON POPS / AMPS
15
Protocole doptimisation
COMPARAISON TEMPS CPU POPS/AMPS
Temps CPU - Optimisation
POPS
Temps CPU (s)
AMPS
10000
1000
100
10
1
0
5000
10000
15000
0,1
0,01
Complexité (nombre de transistors)
16
CONCLUSION

• Dévelopement de POPS
• Gain en temps CPU et en allocation mémoire.
• Précision intégration de modèles explicites
  pour le délai et la puissance.
• Aplication rapide des critères doptimisation.
• Outil portable sur différentes technologies.

17
Perspectives

• Mise en place de techniques de budgétisation de
  délai .
• Considération de lactivité des portes.
• Extension aux portes complexes
• Application aux cellules de type standard.

18
Protocole doptimisation
METHODE D OPTIMISATION
Délai (ns)
Fonction convexe Délai-Puissance
4


Wmin (puissance min)

3

2
Optimisation globale en délai
Optimisation locale en délai
1
0
Largeur transistor
0
2.5
5
7.5
10

19
Protocole doptimisation
CIRCUIT C1908 ( 1 075 portes, 729 057 chemins )
Nombre de chemins
Délai (ns)
DIMENSIONNEMENT DE SEULEMENT 25
CHEMINS Diminution délai 58
Augmentation puissance 30
20
Algorithme de recherche de chemins
COMPARAISON DFS / BFS / IT
Tempps CPU (s)
Technique
Incrémentale
Circuits
Nombre de chemins
BFS
DFS
(1 000 Chemins)
c880
8642
1,13
2,1
1,7
Adder16x2
36304
2,72
6,73
4,05
c432
291826
1,43
29,5
26,8
c499
397888
1,37
60
40
Mémoire insuffisante
Mémoire insuffisante
c1908
729057
1,28
Mémoire insuffisante
Mémoire insuffisante
c1355
4173216
1,5