Title: Mod
1Modélisation du délai dune porte CMOS SOI en
faible inversion
Alexandre VALENTIAN Olivier THOMAS Andrei
VLADIMIRESCU , Amara AMARA FTFC 15/05/2003
2Plan
- Présentation du modèle sous-seuil
- Dérivation du délai
- transition rapide en entrée
- transition lente en entrée
- Application à un oscillateur en anneaux
- Conclusion
3IDSf(VGS)
- IDS est exprimée en fonction de
- Densité de courant d0I0/W0 à VT0
- Pente sous le seuil
0 VT0 VGS
4IDSf(VBS)
- Le substrat flottant modifie VT0 et S
- Paramètres a (ajustement), NA (procédé)
- Constantes g, yF
5IDSf(VDS)Canal long
- Indépendant de VDS
- en pseudo-saturation
avec
6IDSf(VDS)Canal court
- ISS est le courant de pseudo-saturation pour un
transistor à canal long - ?ISS est la pente du courant IDS pour les
transistors à canal court - aISS représente l ordonnée à l origine
7Le Modèle
Dépendances en VGS et VBS
Partie pseudo-linéaire
Partie pseudo- saturée
8Extraction des paramètres
- Le modèle possède 5 paramètres
- 1 paramètre du procédé NA ? g, yF
- 4 paramètres d ajustement a, m, a, l
- IDS(VGS,VDSVDD,VBS0)
- I0 f(VT0,W0) ? définit la densité de courant
de référence - IDS(VGS,VDSVDD, VBS)
- ? f(VT0,VT) ? définit le courant ISS de
saturation - IDS(VGSVDD,VDS,VBS0)
- Extraction de a et ? ?ajustement de IDS(VDS)
9Comparaison du modèle avec la technologie PD SOI
0.25µm
10Plan
- Présentation du modèle sous-seuil
- Dérivation du délai
- transition rapide en entrée
- transition lente en entrée
- Application à un oscillateur en anneaux
- Conclusion
11Transition rapide de lentrée
- Temps de propagation (tpHL)
- Les effets du transistor PMOS peuvent être
négligés - Ctot représente la somme de la charge et de la
- capacité de sortie de linverseur
12Temps de propagation tPHL, tPLH
- Temps de propagation dun inverseur CMOS
13Dépendances de CL et de VBS
- Le temps de propagation a une dépendance
linéaire de la charge et une dépendance
exponentielle de VBS
14Plan
- Présentation du modèle sous-seuil
- Dérivation du délai
- transition rapide en entrée
- transition lente en entrée
- Application à un oscillateur en anneaux
- Conclusion
15Transition lente de lentrée
- dans la partie I, VDSP est petit donc on néglige
IP - dans la partie II, VGSP est petit donc on
néglige également IP - le courant du PMOS est 2 ordres de grandeur plus
faible que celui du NMOS
16Temps de propagation tPHL
- On néglige les effets du transistor PMOS
17Variation du temps de propagation avec lentrée
- temps de propagation tPHL
- temps de propagation tPLH
- le temps de propagation dépend linéairement de
la vitesse de transition de la tension d entrée
18Plan
- Présentation du modèle sous-seuil
- Dérivation du délai
- transition rapide en entrée
- transition lente en entrée
- Application à un oscillateur en anneaux
- Conclusion
19Oscillateur en anneaux
- loscillateur en anneaux est composé de 10
inverseurs et dune porte Nand pour démarrer les
oscillations - les performances de loscillateur sont obtenues,
à partir du modèle, en additionnant les temps
tPLH et tPHL calculés pour une transition rapide
de lentrée - les performances intrinsèques de la technologie
SOI 0.25µm dépendent exponentiellement de la
tension d alimentation
20Plan
- Présentation du modèle sous-seuil
- Dérivation du délai
- transition rapide en entrée
- transition lente en entrée
- Application à un oscillateur en anneaux
- Conclusion
21Conclusion
- A partir dun modèle sous-seuil simple incluant
les dépendances en VGS, VBS et VDS, les équations
du délai dun inverseur ont été dérivées. - Le temps de propagation obtenu prend en compte
linfluence de la vitesse de transition de la
tension dentrée. - Les résultats montrent une variation linéaire du
délai avec la charge en sortie et la pente en
entrée et une variation exponentielle avec la
tension VBS. - Appliqués à une structure doscillateur en
anneaux, on note que les performances
intrinsèques de la technologie SOI 0.25µm varient
exponentiellement avec la tension dalimentation. - Les résultats obtenus sont en bonne concordance
avec les simulations.