Pr

1
Fonctionnement dune mémoire
2
(No Transcript)
3
BUS DADRESSES
Fonctionnement dune mémoire
BUS DE DONNEES
4
BUS DADRESSES
100
BUS DE DONNEES
5
BUS DADRESSES
100
BUS DE DONNEES
6
BUS DADRESSES
100
BUS DE DONNEES
7
BUS DADRESSES
100
1 0 0 1 1 0 1 0
BUS DE DONNEES
8
BUS DADRESSES
100
1 0 0 1 1 0 1 0
BUS DE DONNEES
9
BUS DADRESSES
111
BUS DE DONNEES
10
BUS DADRESSES
111
BUS DE DONNEES
11
BUS DADRESSES
111
BUS DE DONNEES
12
BUS DADRESSES
111
1 1 1 1 0 1 1 0
BUS DE DONNEES
13
BUS DADRESSES
111
1 1 1 1 0 1 1 0
BUS DE DONNEES
14
BUS DADRESSES
BUS DE DONNEES
15
BUS DADRESSES
Organisation de la mémoire
8 casiers dans chaque tiroir
1 2 3 4 5 6 7 8
8 bits à chaque adresse.
BUS DE DONNEES
1 octet par adresse
8 broches
16
BUS DADRESSES
Capacité de la mémoire
8 tiroirs
de 8 casiers chacun.
8 octets
BUS DE DONNEES
8 x 8 64 bits.