Emilena Specht

1
Xtensa LXProcessador Configurável Tensilica
UNIVERSIDADE FEDERAL DO RIO GRANDE DO
SUL INSTITUTO DE INFORMÁTICA CMP237 Arquitetura
e Organização de Processadores

• Emilena Specht
• 2006/1

2
Introdução

• Sistemas embarcados
• potência
• energia
• área
• desempenho

3
Introdução

• Sistemas embarcados
• aplicações conhecidas
• propósitos diferentes
• time-to-market
• Solução ASIPs (Application Specific
• Instruction Processors)

4
Introdução

• ASIPs

5
Introdução

• Xtensa LX
• ASIP da Tensilica Inc.
• Lançado em 2004
• Sintetizável
• Extensível
• Configurável

6
Introdução

• Xtensa LX
• ASIP da Tensilica Inc.
• Lançado em 2004
• Sintetizável
• Extensível
• Configurável / Reconfigurável

7
Introdução

• Xtensa LX
• Aplicações DSP
• Data-intensive
• Controle
• Low-power

8
Sumário

• Overview
• Funções Básicas
• Funções Configuráveis
• Funções Opcionais
• Funções Estendidas
• Ambientes

9
Overview
10
Funções Básicas

• RISC 32-bits
• ULA 32-bits
• Pipeline de 5 ou 7 estágios
• Conjunto básico de 80 instruções
• Instruções convencionais RISC
• Compare-and-branch
• Tamanho da instrução 16-bits e 24-bits

11
Funções Básicas

• Impacto do tamanho da instrução
• 16-bits tamanho do código reduzido
• 24-bits performance na execução

12
Funções Básicas

• Formato das instruções

13
Funções Configuráveis

• Banco de registradores
• Máx 64 para propósito geral
• Máx 6 para propósitos especiais
• Unidade de load/store
• Ciclos para acesso à memória

14
Funções Configuráveis
15
Funções Opcionais

• Multiplicador 32-bits
• Unidade de ponto-flutuante
• Instruções opcionais
• MAC 16-bits
• Vectra LX DSP Engine

16
Funções Opcionais

• Opcionais e configuráveis
• Interface de acesso a barramento externo PIF
• 32, 64 ou 128-bits, com opção de DMA
• Xtensa Local Memory Interface (XLMI)
• caches de dados e instruções
• até 32KB, 4-way-set associative
• política de coerência (write-back ou
  write-through)
• Little Endian/Big Endian

17
Funções Opcionais
18
Funções Estendidas

• Tensilica Instruction Extension (TIE)
• Linguagem para descrição de instruções
• Novas instruções são de 32-bits
• Coexistência com o ISA base do Xtensa LX
• Restrições
• Semântica equivalente à lógica combinacional
• Execução da instrução em 1 ciclo de relógio
• Codificação da instrução

19
Funções Estendidas

• Tensilica Instruction Extension (TIE)

20
Funções Estendidas

• Tensilica Instruction Extension (TIE)

Base Xtensa que não implementa TIE
Speed-up
21
Funções Estendidas

• Flexible Length Instruction Xtensions (FLIX)
• Cada instrução definida múltiplas e
  independentes operações
• 32-bits ou 64-bits

22
Funções Estendidas

• Flexible Length Instruction Xtensions (FLIX)
• paralelismo
• 2 a 15 pipelines
• Filas e portas de I/O para comunicação
• externa
• Custo no controle 2 mil gates

23
Funções Estendidas
24
Em números
25
Ambiente Tensilica
XCC
Instruction Set Simulator
26
Ambiente Tensilica
XPRES
27
Ambiente Tensilica

• Custo
• Licenciamento para um único projeto US550.000
  (2004)
• Inclui as ferramentas padrão de desenvolvimento
• Compilador C/C, Simulador do conjunto de
  instruções, compilador TIE e XPRES são cobrados
  separadamente

28
Referências

• Tensilica Inc. Xtensa LX Product Brief.
  2004.Disponível em http//www.tensilica.com
  (2006).
• Tensilica Inc. FLIX Flast Relief for
  Performance-Hungry Embedded Applications.
  Tensilica White Paper. Fev, 2005.
• Berkeley Design Technology, Inc. An Independent
  Analysis of the Tensilica Xtensa LX Processor
  with Vectra LX. 2005
• Gonzalez, Ricardo E. Xtensa a Configurable and
  Extensible Processor. IEEE Micro, Mar-Abr 2000,
  p. 60-70.
• Eclipse home page. http//www.eclipse.org/

29
Xtensa LXProcessador Configurável Tensilica
UNIVERSIDADE FEDERAL DO RIO GRANDE DO
SUL INSTITUTO DE INFORMÁTICA CMP237 Arquitetura
e Organização de Processadores

• Emilena Specht
• 2006/1

emilenas_at_inf.ufrgs.br