Sviluppo di componenti per sistemi dedicati tramite EDK: ALU complessa

1
Sviluppo di componenti per sistemi dedicati
tramite EDKALU complessa

• Relatore Prof. Fabrizio FERRANDI
  Correlatore Ing. Marco D. SANTAMBROGIO

Tesi di laurea di Valentina Riva Vignola
Francesca
A.A. 2003/2004
2
Sommario

• Premesse
• FPGA
• TDF e FFT
• Strumenti software
• Il progetto
• Specifica iniziale
• Implementazione
• Interfaccia
• Interrupt
• Driver
• Test Effettuati
• Velocità del componente
• Occupazione della FPGA

3
FPGA

• FPGA, Field Programmable Gate Array
• Particolare tipo di dispositivi programmabili
• Vantaggi
• Riconfigurabilità
• Flessibilità
• Costi
• Utilizzo
• Prototipi, Test

Interconnessioni
Celle I/O
CLB
4
Virtex II Pro Evaluation Kit
5
DFT vs FFT

• Trasformata discreta di Fourier
• N0 numero di campioni
• xn sequenza di campioni
• TDF complessità di calcolo 8N02
• FFT complessità di calcolo N0/log2N0

6
Integrated Software Environment
7
Embedded Development Kit
8
Filtro Sbiancante
Dispositivo che effettua la stima di canale e
loperazione di sbiancamento del rumore
Effettua la stima di canale e calcola la matrice
RNN necessaria per ottenere il filtro sbiancante
9
Implementazione (1)
10
Implementazione (2)
BRAM Controller
uartlite
ILMB
MB
OPB
BRAM
gpio
DLMB
BRAM Controller
Alu
11
Interfacciamento con il Bus

• Peripheral Select
• Abilita la periferica ai segnali provenienti dal
  Bus
• Permette di definire le principali funzioni che
  consentono alla periferica di funzionare una
  volta connessa al Bus

12
Spazio di indirizzamento

• Base Address e High Address delimitano lo spazio
  di indirizzamento della ALU in memoria.
• Spazio inutilizzato a causa di una limitazione di
  EDK che consente di assegnare zone di memoria
  alle periferiche multiple di 256 byte.

13
Gestione interrupt

• Interrupt segnale che una periferica manda alla
  CPU per richiedere la sua attenzione
• Gestione degli interrupt in EDK
• Abilitare la periferica a generare il segnale
  (livello di sensibilità, livello di priorità)
• Collegamento dei segnali
• Funzione di gestione dellinterrupt

14
Device Driver
Applicazione utente
Device Driver
IP core (hardware)

• Punto di collegamento tra la parte software e la
  parte hardware

15
Prestazioni e occupazione della FPGA

• Massima frequenza 70.731 MHz
• Occupazione della FPGA
• 19 di Slice
• 6 di Flip Flop
• 17 di LUT a quattro ingressi
• 34 di moltiplicatori a 18 bit

16

• FINE PRESENTAZIONE