Organizacija adresnog prostora (2)

1
Organizacija adresnog prostora (2)
29.11.1996.

• - Dekoderi (eksperiment)
• - Pojam adresne magistrale i magistrale podataka
• - Uprvaljacka magistrala
• - Logicka i fizicka adresa
• - Smeštanje periferijske jedinice u memorijski
  prostor
• - Manipulacije sa memorijskim prostorom
• - Harvardska i Fon Nojmanovska arhitektura
• - MMU (Memory Management Unit)

2
16-bitni adresni prostor
D0-D7 Magistrala podatakaA0-A15 Magistrala
adresa
3
Magistrale adresa i podataka
MREQ Memory RequestOE Output EnableCS Chip
Select
CPU Central Processing UnitROM Read Only Memory
4
Kašnjenje signala pri citanju iz memorije
5
Podela adresnog prostora
6
Mapiranje dva memorijska cipa
7
Dekoder 74HC138
A0, A1, A2 Adresni ulaziG1, G2, G3 Gate
(upravljacki) ulazi0...7 Izlazi
8
Metode proširenja dekodera
9
Serijsko proširenje dekodera
10
Podela adresnog prostora pomocu dekodera
11
Pozicija RAM-a u adresnom prostoru
RAM Random Access MemoryRD ReadWR Write
12
Mapiranje memorija razlicitih kapaciteta
13
Fon Nojmanovska arhitektura mikroprocesora
Programska memorija i memorija za podatke
dele isti adresni prostor Moguce je izvršavanje
programa iz memorije za podatke Postoji
jedan glavni upravljacki vod za sve
memorije Moguce je smestiti ulazno-izlazne
jedinice u zajednicki adresni prostor
14
Upravljacki signali za Fon Nojmanovsku
arhitekturu
15
Harvardska arhitektura mikroprocesora
Programska memorija i memorija za podatke
su u odvojenim adresnim prostorima Nije moguce
izvršavanje programa iz memorije za
podatke Postoje zasebni upravljacki vodovi za
programsku memoriju i memoriju ya
podatke Ulazno-izlazne jedinice je moguce
smestiti samo u adresni prostor memorije za
podatke
16
Upravljacki signali za Harvardsku arhitekturu
PSEN Program Status Enable
17
Primer definisanja sadržine memorijeu asembleru
18
Skracenice
CPU Central Processing UnitMCU Micro Controller
Unit ROM Read Only MemoryPROM Programmable Read
Only MemoryEPROM Eraseable Programmable Read
Only MemoryEEPROM Electrically Eraseable
Programmable Read Only Memory RAM Random Access
MemorySRAM Static Random Access
MemoryDRAM Dynamic R Random Access
Memory PSEN Program Status EnableMREQ Memory
RequestIORQ Input-Output RequestWR WriteRD Read
CS Chip SelectOE Output EnableG Gate A Address
D Data