- PowerPoint PPT Presentation

About This Presentation
Title:

Description:

... codificaci n por truncamiento de bloques (BTC), codificaci n EZW (embedded zero-tree wavelet) o la codificaci n SPIHT (set partitioning in hierarchical trees). – PowerPoint PPT presentation

Number of Views:33
Avg rating:3.0/5.0
Slides: 26
Provided by: Ricar145
Category:
Tags:

less

Transcript and Presenter's Notes

Title:


1
Grupo de Investigación Diseño de Sistemas
Digitales
  • Ricardo José Colom Palero

2
Quiénes Somos?
Universidad Politécnica de Valencia
Departamento Ingeniería Electrónica
Grupo Diseño de Sistemas Digitales
14 Investigadores
Subproyecto CICYT Francisco Mora
Ricardo Colom
3
Qué Hacemos?
  • Diseño, estudio y desarrollo de sistemas con
    microprocesadores, microcontroladores y DSP.
  • Diseño de sistemas digitales y de adquisición de
    datos utilizando buses normalizados.
  • Diseño microelectrónico.
  • Diseño con dispositivos programables.
  • Diseño de circuitos Integrados de aplicación
    especifica.
  • Aplicaciones
  • Sistemas de procesado digital de señales, audio,
    imágenes, vídeo, etc.
  • Sistemas electrónicos para medicina nuclear.
  • Sistemas para la adquisición y procesado de datos
    a alta velocidad.
  • Prototipado rápido con dispositivos programables.

4
Cómo Contactar con Nosotros?
  • Dirección Postal
  • Ricardo José Colom Palero
  • Universidad Politécnica de Valencia
  • Escuela Técnica Superior de Ingenieros de
    Telecomunicación
  • Departamento de Ingeniería Electrónica
  • Camino de Vera s/n
  • 46022 Valencia
  • España
  • Dirección Electrónica
  • rcolom_at_eln.upv.es
  • http//www.upv.es/dsd/

5
Diseño VLSI para Procesado de Imágenes y Vídeo
  • Ricardo José Colom Palero

6
Introducción
  • Línea de Investigación, año 1999.
  • Diseño microelectrónico.
  • Tratamiento digital de señales. Imágenes y vídeo.
  • Proyecto CICYT TIC2000-1151-C07-05.
  • Compresión de vídeo en tiempo real orientado a
    aplicaciones médicas. Estudio de la segmentación
    del algoritmo de la transformada wavelet e
    implementación en VLSI.
  • Tarea Implementación hardware de la transformada
    wavelet.
  • Estudio de las especificaciones de diseño
    electrónico.
  • Elección de los dispositivos lógicos
    programables.
  • Segmentación de los algoritmos en lenguaje VHDL.
  • Diseño VLSI y optimización.
  • Evaluación y test .

7
Compresión de Imágenes
8
Transformada Wavelet Discreta
9
Algoritmo en Árbol
Stephane Mallat. A Wavelet Tour of Signal
Processing" Academic Press. 1999.
10
Filtros Biortogonales
11
La Transformada Wavelet 2-D. Con Filtros 1-D
12
La Transformada Wavelet 2-D. Con Filtros 2-D
13
Procesado de 3 Octavas de una Imagen
14
Implementación de los Filtros 2-D
15
Unidad de Filtrado
16
Secuencia de Lectura Datos
17
Arquitectura Directa
18
Arquitectura RPA
19
Arquitectura RPA Modificado
20
Unidad de Almacenamiento
21
Control Distribuido
22
Resultados de la Implementación
Características Arquitectura Directa Arquitectura RPA Arquitectura RPA Modificada
Tamaño Imagen Procesada 512 ? 512 pixels 512 ? 512 pixels 512 ? 512 pixels
Precisión de los datos de entrada 8 bits 8 bits 8 bits
Precisión de los datos de salida 14 bits 14 bits 14 bits
Coeficientes de Filtrado Biortogonal 4 ? 4 Biortogonal 4 ? 4 Biortogonal 4 ? 4
Niveles de la DWT 3 3 3
Dispositivo XC2V1000 XC2V1000 XC2V1000
Num. Slices 930 930 930
Num. Multiplicadores 40 16 32
Num. Block RAM's 4 4 4
Tamaño RAM (Bytes) 2304 2304 2304
Frecuencia Máxima 50 MHz 50 MHz 50 MHz
Tiempo de computo (45MHz) 5,88 ms 7,68 ms 5,88 ms
Eficiencia del Hardware 43.75 99 65.6
23
Filtros Implementados
  • Filtros escogidos
  • CDF 2/2, filtro biortogonal KF2, KH2. (5/3
    Coeficientes)
  • CDF 3/1, filtro biortogonal KF3, KH1. (4/4
    Coeficientes)
  • CDF 9/7, filtro biortogonal JPEG2000. (9/7
    Coeficientes)

24
Conclusiones
  • Arquitectura modular, escalable y flexible.
  • Tamaño de Imagen, Número de Niveles.
  • Arquitectura Directa, RPA y RPA modificado.
  • Coeficientes de filtrado CDF 2/2, 3/1 y 9/7.
  • Con los bloques básicos diseñados en VHDL y un
    Package de parámetros se realiza la
    implementación deseada.
  • Control distribuido, no hace falta rediseñar.
  • Síntesis e implementación en FPGA.
  • Capacidad de procesar vídeo en tiempo real.
  • Mínimo uso de las memorias intermedias.

25
Actividad Futura
  • Transformada Wavelet 2-D.
  • Cerrar el diseño haciendo de el un módulo IP.
  • Realizar un ASIC.
  • Codificador.
  • Estudio de codificadores para completar la
    compresión de imágenes.
  • Implementación del codificador.
  • Mediante un Microprocesador.
  • Mediante una arquitectura dedicada.
Write a Comment
User Comments (0)
About PowerShow.com