Computerorientierte Physik VORLESUNG - PowerPoint PPT Presentation

About This Presentation
Title:

Computerorientierte Physik VORLESUNG

Description:

Computerorientierte Physik VORLESUNG Zeit: jeweils Mo. 9.40 - 11.10 Uhr Ort: H rsaal 5.01, Institut f r Experimentalphysik, Universit tsplatz 5, A-8010 Graz – PowerPoint PPT presentation

Number of Views:136
Avg rating:3.0/5.0
Slides: 18
Provided by: PeterK223
Category:

less

Transcript and Presenter's Notes

Title: Computerorientierte Physik VORLESUNG


1
Computerorientierte Physik VORLESUNG
  • Zeit jeweils Mo. 9.40 - 11.10 UhrOrt Hörsaal
    5.01, Institut für Experimentalphysik,
    Universitätsplatz 5, A-8010 Graz

2
(No Transcript)
3
Einleitung GrundlagenHardwaregruppen und ihre
Kommunikation
CPU
Memory
Peripherie
Clock
Interrupt
DMA
PIA
SIA
Daten Bus
Control Bus
Adress Bus
4
Memory
RAM Random Access Memory statisch
Flip-Flop dynamisch (Ladung eines Kondensators)
refresh
Datenbreite 1-Bit 1-Byte (8 Bit),
unteres/oberes Halbbyte(4 Bit) 1-Word (16
Bit) double Word (32 Bit) quad Word (64 Bit)
Adressierung Speicherchips unterschiedlicher
Organisation (1Bit x 64k, 8Bit x
8k) Ansprechen über Adressbus, Chip-Select
(CS) und Read-Write (RW) Signale
5
Memory Organisation 8 x 32k
8-Bit bidirektionaler Datenbus (Tri-State-Buffer)
8 x 8k
8 x 8k
8 x 8k
8 x 8k
CS
CS
CS
CS
Codierung
A0-A12
A0-A12
A0-A12
A0-A12
Enable, R/W
Enable, R/W
Enable, R/W
Enable, R/W
A13-A14
Adressbus
Controlbus
6
Peripherie
Memory mapped Vorteil Adressierung wie Memory
grosser Adressierraum alle
Adressierungsarten der CPU Nachteil schlechte
Strukturierung, höhere Anforderungen an
Systemdesign (Memory Management)
Eigene I/O Adressierung (Input/Output) Vorteil
Ãœbersichtliches Systemdesign Spezifische
Hardwarebehandlung Nachteil Mehr Aufwand für
CPU Eigene Befehle, mehr Signalleitungen
7
Interrupt System
Aufgabe Beeinflussung des Programmablaufes durch
äußere Ereignisse.
NMI non maskable Interrupt nicht vom Programm
ignorierbarer Interrupt z.B. Reset
MI maskable Interrupt vom Programm kann
entschieden werden, ob Interrupt ermöglicht
werden soll. z.B. Tastaturbetätigung
Interrupt Controller intelligenter
Baustein Maskierung einzelner Interrupts,
Prioritäten, Kaskadierbar
8
DMA Direct Memory Access
Aufgabe Externer schreib-lese-Zugriff aufs Memory
Ablauf Nach Anforderung Stillstand der
CPU Freigabe von Adress-, Daten- und
Controlbus Ãœbenahme der externen Kontrolle
Anwendung schnellere externe Hardware
(früher) (Multiprozessor Anwendungen)
Controller Intelligenter Baustein Maskierbar,
Kaskadierbar, ähnlich Interruptcontroller
9
PIA Parallel Interface Adapter
Aufgabe Ãœbergang vom internen Bussystem auf
externe mehr-Bit (8 Bit, 16 Bit)
Datenverbindung z.B. parallele Druckerverbindung
Controller Intelligenter Baustein individuelle
uni-direktionale und bidirektionale Programmierun
g einzelner Leitungen Handshakelogik
10
SIA Seriel Interface Adapter
Aufgabe Verbindung des internen Buses zu
externer 1-Bit serieller Leitung z.B. RS232
(COM1, COM2, etc.) USB,
Controller Intelligenter Baustein Baudrate,
Stop-Bits, Synchronisation, Parity Handshake
Leitungen (Hardware, Software)
11
Central Processor Unit (CPU)
Registers
Execution-Control
Interface
Arithmetic/LogicUnit
12
Prozessorbefehle
Rechenbefehle AND, OR, ADD, TEST, CMP, NOP
Datenverschieben MOV, POP, PUSH, IN, OUT,
Kontrollbefehle JMP, CALL, INT, RET, IRET,
LOOP als unbedingte und bedingte Verzweigungen
RISC Reduced instruction set (besonders
schnelle optimierte CPUs)
Prefix
Code1
Code2
Daten
Daten
13
Adressierungsarten
Register-Adressierung
Memory-Adressierung direkte, indirekte,
indizierte
Indiziert
Basis
Index
Skalierung

x
Displacement
14
Register
Rechenregister AX, BX, CX, (AH, AL, EAX, etc.)
Indexregister BP, SI, DI, SP
Flagregister oder Statusregister
Instruction Pointer
Segment Register für Memory Management
Control Register z.B. für Paging
15
Memory Management
Aufgabe Verwaltung des Speichers, virtueller
Speicher
Speichermodelle flacher-, segmentierter-,
virueller Adressraum
Einteilung Segmente (Selektor, Offset,
Descriptor) abh. ob Real-Mode oder Protected
Mode Code-Segmente Daten-Segmente Stack-S
egmente Paging (DIR, TABLE,OFFSET) DIR Page
Directory TABLE Page table OFFSET Adresse
in der Page (4kB)
16
Computerorientierte PhysikÃœbungen
  • Zeit jeweils Mo. 11.10 - 11.55 Uhr
    bzw. freie Zeitvereinbarung
    (Projekte)Ort Hörsaal 5.01, Institut für
    Experimentalphysik,
    Universitätsplatz 5, A-8010 Graz

17
Beispiele
  • Berechnung und Simulation optischer Geräte
    (A.Leitner)
  • Fourier-Spektroskopie (FTIR) (H.Krenn)
  • Bewegungsanalyse der Handschrift
  • Eintrittsverhalten von Meteoriten in Atmosphäre
  • Analyse von Bewegungsvorgängen mit
    GPSHöhenvergleich mit Barometer (Hochschwab)
  • Analyse von Bewegungsvorgängen mit
    GPSMontainbike-Strecken
  • Analyse von Bewegungsvorgängen mit GPSFlugzeug
Write a Comment
User Comments (0)
About PowerShow.com