XVIII.RANGKAIAN REGISTER DAN COUNTER

1
XVIII. RANGKAIAN REGISTER DAN COUNTER

• A. SHIFT REGISTER
• Shift register terdiri dari deretan Flip-Flop
  yang saling dikoneksikan dan masing-masing
  Flip-Flop menyimpan informasi 1 bit yang dapat
  digeser dari satu Flip-Flop ke Flip-Flop yang
  lain sesuai dengan pulsa clock.
• Kegunaan register antara lain
• 1. Temporary memory,temporary storage.
• 2. Menggeser informasi memory.
• 3. Mengubah data parallel.

2
Lanjutan

• Counter pada dasarnya adalah register yang
  berjalan melalui urutan keadaaan yang sudah
  ditentukan terlebih dahulu dengan datangnya pulsa
  clock. Gerbang pada counter dihubungkan dengan
  cara sedemikian rupa untuk menghasilkan urutan
  keadaan linier di dalam register. Meskipun
  counter adalah tipe khusus dari register tetapi
  biasanya untuk membedakan digunakan nama counter

3
B. SERIAL - IN PARALLEL - OUT

• Contoh dengan D FF
• Tabel kebenaran

Input Serial Pulsa Clock O U T P U T O U T P U T O U T P U T O U T P U T
Input Serial Pulsa Clock Q1 Q2 Q3 Q4
1 0 1 1 0 0 1 2 3 4 5 6 1 0 1 1 0 0 0 1 0 1 1 0 0 0 1 0 1 1 0 0 0 1 0 1
4
Gambar Rangkaian Logikanya
5
C. PARALLEL IN SERIAL - OUT

• Contoh dengan D - FF

A
B
C
D
Data Clock
Q1
Serial Out
Clock
Cara Kerja
6
XIX. RANGKAIAN REGISTER DAN COUNTER

• Ada 3 macam jenis shift register counter
• a. Ring Counter
• b. Twisted Ring Counter (Switch-tail Ring
• Counter /Johnson/Moebuis Counter )
• c. Maximum Length Shift Counter
• Penentuan kode biner untuk Ring Counter
  dan Twisted Ring Counter adalah tetap.
• A. PERANGCANGAN RING COUNTER
• Contoh untuk Ring Counter 3 bit, memiliki
  diagram keadaan sebagai berikut

7
(No Transcript)
8

• Untuk Ring Counter dengan n Flep Flop ( 3 Flep-
• Flop untuk contoh diatas ) jumlah keadaan di urut
• kan hitungan utama adalah n ( 3 untuk contoh di
• atas ) berarti ada ada 2nn ( 5 untuk contoh
  diatas)
• keadaan yang tidak digunakan.
• Rangkaian Ring Counter, dengan state diagram
• seperti diatas, tidak bersifat self
  corecting, dan
• keadaan illegalnya tak akan menemukan urutan
• hitungan utamanya.
• Untuk rangkaian dengan diagram keadaan yang
• memiliki illegal state recovery, dapat
  dilakukan
• dengan memberikan distribusi DA AB. Misalkan,
• Jika memasuki keadaan 011, kedaan berikutnya
• menjadi 101, tanpa recovery.

9

• Dengan menggunakan rangkaian recovery, signal
• umpan balik untuk keadaan berikutnya menjadi
• 001, termasuk pada urutan hitungan
  utama.
• Berikut ini adalah contoh Ring Counter
  dengan
• Illegal State recovery

10

11

• Ring Counter diatas adalah Ring Counter 4bit,
  jadi
• Memiliki 4 keadaan pada urutan hitungan utama,
• dan memiliki keadaan illegal sebanyak 2n n 12
  
• keadaan. Perancangan untuk membuat rangkaian
• Ring Counter dapat anda lakukan sendiri.

12
B. PERANCANGAN TWISTED RING COUNTER

• Contoh untuk Ring Counter 3 bit, memiliki
• diagram keadaan sebagai berikut

13

• Untuk n Flep - Flop disusun menjadi Twisted Ring
  
• Counter, jumlah keadaan pada urutan hitungan
• Utama adalah 2n, sehingga akan ada 2n 2n
• keadaan illegal. Misalkan untuk Twisted Ring
  
• Counter 3 bit, maka ada 6 keadaan pada
  urutan
• hitungan utama, 2 keadaan illegal.
• Dari diagram keadaan untuk Twisted Ring Counter
• Dapat diturunkan Tabel eksitasi sebagai berikut

14
Tabel eksitasi

PS A B C NS A B C OUTPUT D - FF
PS A B C NS A B C DA DB DC
0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1
15
Peta - K

• Dengan Peta K diperoleh
• dan persamaan eksitasi menjadi
• DA (BC) BC C
• Db A
• Dc B

BC BC BC BC
A 100 000 001 101
A 110 010 011 111
16
Gambar Rangkaian Digital
17

• Dari rangkaian digital tersebut anda
  lakukan
• pengujian untuk 3 bit Twisted Ring Counter.
  Dari
• hasil pengujian rangkaian Digital tersebut
  diatas
• tidak memiliki kemampuan untuk I llegal
  state
• recovery. Untuk membuat illegal state
  recovery
• maka eksitasi ke Da diubah menjadi Da C ABC
• dan ini dapat anda kerjakan sendiri.

18
A
A
B
B
C
C
A Da
B Db
C Dc
ac
19
C. MAXIMUM LENGTH SHIFT COUNTER

• Contoh maximum length shift Counter 3 bit

20

• Untuk n Flip Flop, jumlah keadaan di
  urutan
• hitungan utama ada sebanyak 2n 1 dan 1 keadaan
• illegal, jika n 4 maka urutan hitungan
  utama
• adalah 24-1 15 keadaan dan 1 keadaan
  illegalnya
• adalah 1. Jika rangkaian berada pada
  keadaan
• 0000, rangkaian tidak bisa recovery. Satu
  metode
• untuk illegal state recovery, termasuk
  mendecode
• keadaan ini dan menggunakan output t erdecode
• untuk memilah secara paralel 1111.

21
XX. RANGKAIAN REGISTER DAN COUNTER

• A. ASYNCHRONOUS COUNTER
• Counter dapat dibagi menjadi 2 kategori yaitu
  pencacah asinkron (ripple counter) dan pencacah
  sinkron. Pada pencacah ripple perubahan keadaan
  output dari flip-flop digunakan untuk menyulut
  (mentrigger) flip-flop lainnya. Pada pencacah
  sinkron pulsa clock input dihubungkan dengan
  input CP dari semua flip-flop.

22
Binary Ripple Counter
A4
A3
A2
A1
Q

• Q

Q
J
Q
J
J
J
Clock Pulse
K
K
K
K
1
Pencacah binary ripple terdiri dari hubungan
seri 4 buah JK flip-flop yang outputnya selalu di
komplemen dengan cara membuat input J dan K
selalu 1. Flip-flop paling kanan yang merupakan
bit LSB menerima pulsa cacah dari clock pulse.
Tanda lingkaran pada input CP setiap flip-flop
menandakan bahwa output flip-flop akan berubah
keadaan bila terjadi perubahan keadaan dari 1 ke
0 pada input CP (negative edge triggering).Perubah
an keadan dari output flip-flop akan terjadi
mulai dari flip-flop paling kanan dan bergerak
kearah kiri. Output dari A2-A1 merupakan kode
biner 4 bit yang akan mencacah dari desimal 0-15.
Pancacah seperti ini dinamakan up counter. Untuk
menghasilkan cacahan yang bergerak turun atau
mundur maka A4-A1 diambil dari Q setiap
flip-flop dan pencacah seperti ini disebut down
counter.
23
BCD RIPPLE COUNTER
Pencacah BCD ripple hanya mencacah dari desimal
0-9 atau kode biner 4 bit dari 000 1001. Untuk
melaksanakan pencacahan seperti ini binary ripple
harus dimodifikasi untuk manghasilkan output
setiap flip-flop 0000 setelah terjadi keadaan
1001.
24

• Pada pencacahan BCD ripple diatas kondisi untuk
  transisi keadaan dari setiap flip-flop seperti
  berikut ini
• 1. Q1 dikomplemen pada setiap perubahan
• pulsa clock dari 1 ke 0.
• 2. Q2 dikomplemen jika Q8 0 dan Q1 berubah
• dari 1 ke 0. Q2 di clear/reset jika Q8
  1 dan
• Q1 berubah dari 1 ke 0.
• 3. Q4 dikomplemen jika Q2 berubah dari 1 ke 0.
• 4. Q8 dikomplemen jika Q4 Q2 1 1 dan Q1
• berubah dari 1 ke 0. Q8 di clear/reset
  jika
• salah Q4 atau Q2 0 dan Q1 berubah dari 1
• ke 0.

25

• Timing diagram dari BCD ripple counter dapat
  digambarkan seperti di bawah ini.

0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0
0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0

0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0
Clock
01
02
04
08
26

• B. PERANCANGAN SYNCHRONOUS COUNTER
• Counter sinkron menyimpan kode bilangan biner
  dan numerik atau menurunkan bilangan biner setiap
  terjadi clock. Counter seringkali di jelaskan
  dengan banyaknya bit ( Flep-Flop ) yang terdapat
  didalamnya seperti counter 3 bit. Sebuah counter
  dapat dijelaskan dengan jumlah keadaan atau
  counter bermodulus 5 ( juga disebut counter
  pembagi 5 ).
• Contoh 1.
• Rancang 3 bit binary counter dengan T-FF, dengan
  tabel eksitasi sebagai berikut

27
Contoh 1. Tabel eksitasi

• Persamaan eksitasi adalah
• TA BC
• TB C
• TC 1

PS A B C NS A B C INPUT FF
PS A B C NS A B C TA TB TC
0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 0 0 1 0 1 1 0 0 1 1 1 1 0 0 1 0 1 1 0 0 1 1 1 1
28
Contoh 1. Gambar rangkaian digital

29
Contoh 2. Buatlah counter dengan diagram
keadaan sebagai berikut menggunakan JK-FF

Illegal State Recovery
30
Contoh 2. Tabel eksitasi

• Persamaan eksitasi adalah
• JA BC KA B
• JB C KB 1
• JC 1 KC 1

PS A B C NS A B C INPUT JK - FF
PS A B C NS A B C JA KA JB KB JC KC
0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 0 1 0 1 0 0 1 0 0 1 0 1 1 1 0 0 0 0 0 0 0 0 X 0 X 1 X 0 X 1 X X 1 1 X X 1 0 X 1 X X 1 X 1 X 0 0 X 1 X X 0 1 X X 1 X 1 X 1 0 X X 1 X 1 X 1
31
Contoh 2. Gambar rangkaian logika
32
XX. RANGKAIAN REGISTER DAN COUNTER

• B. BCD COUNTER
• Perancangan decode counter, untuk menghitung
  dari 0 hingga 9 dan disebut BCD Counter.
  Diperlukan 4 bit untuk mencapai 9 ( 1001 ), jadi
  ada 16 keadaan, 10 keadaan diurutan hitungan
  utama dan 6 illegal state. Counter ini memiliki
  input eksternal X, bila X 1 Counter ini
  menghitung naik dan bila X 0 counter ini
  menghitung turun.

33
Lanjutan ..