Curso de Doctorad0

1
Problemas de Sistemas Electrónicos
Parte de Electrónica Digital clásica (Lógica
cableada con bloques SSI y MSI). Diseño básico
con memorias y PLDs
Manuel Rico Secades Noviembre 2005
2
Problema
Utilizando biestables D realizar un contador
síncrono de código GRAY de 3 bits con una entrada
de control que permita que la cuenta sea
Ascendente o descendente (U/D).
ENTRADAS
SALIDA
U/D
U/D
C
G2
Gs2
D
Q
G2
CLK
Circuito Combinacional
C
G1
Gs1
D
Q
G1
CLK
C
G0
Gs0
D
Q
G0
CLK
3
Problema
Realizar un contador síncrono Binario de 4 bits
que evolucione por los números impares. Realizarlo
con biestables JK.
Resolución
Realizar directamente en la pizarra, con la misma
filosofía del problema anterior. Discutir las
evoluciones de las opciones pares (pueden
aparecer al alimentar por primera vez,
evolucionar hacia el 1) Discutir las opciones
para las salidas del JK (2 opciones para cada
evolución) Añadir una parada sin borrar añadir
una puesta a 1
Problema
A partir de un reloj de 100 Hz realizar un reloj
digital para un día completo en formato 12 horas
y un LED para AM/PM. Solo se pueden utilizar
contadores binarios de 4 bits.
Resolución
Realizar directamente en la pizarra. Discutir
opciones para la puesta en hora manual en cada
uno de los campos
4
Problema
Realizar un dado de parchís. Método 1
metodología general con biestables D y cortar
entrada de pulsos de reloj con un biestable
T Método 2 utilizando como base un contador
binario con opción de precarga como el de
prácticas (4019) Se dispone de un reloj de
frecuencia 1KHz
Resolución
Realizar sobre la pizarra. Comentar la opción de
capturar la cuenta (con biestables D) en un
momento dado como alternativa a parar la cuenta
cortando el reloj.
5
Problema
Medir el periodo y la frecuencia de la señal de
red.
Resolución
retardo
Reloj
T
Clear
Sucesos
Contador ascendente
Para frecuencia Sucesos pulsos de red (en
España aprox. 1 pulso cada 20 mS) Reloj T 1
segundo (frecuencia pulsos en 1 segundo) Para
periodo Sucesos reloj de 0.1 mS (para
representar hasta décimas de mS) T pulsos de
red (medimos tiempo entre dos pulsos de red)
Cadena de biestables D
BCD 7 sg
BCD 7 sg
BCD 7 sg
Señal de red
Pulsos de red
6
Problema
Ingles Speed Log corredera Knot
nudo
Medida de velocidad (Corredera )(en nudos
millas/S)
retardo
Reloj 1 Hz
T
Rueda dentada 3600 pulsos/milla 2 pulsos/metro
Clear
T 1 S
Contador ascendente
Cadena de biestables D (registro)
BCD 7 sg
BCD 7 sg
Nudos
PREGUNTA De que tipo pondríais la rueda para
medir centésimas de nudo? Respuesta 1.94
pulsos/cm
7
Problema
Sonar digital
Cuenta el número de pulsos (1 pulso 1 m) que se
reciben entre la emisión y la recepción
Emisor
T 1.4 mS
Clear
reloj
Contador ascendente
730 Hz
Receptor
Cadena de biestables D (registro)
BCD 7 sg
BCD 7 sg
BCD 7 sg
Emisor
Receptor
Metros
NOTA Que modificaciones haríamos para
representar en los display décimas de metro?
distancia recorrida 2 fondo
8
Problema
Se desea diseñar un sistema de alarma, cuyo
funcionamiento es el siguiente 1.- Se dispone
de un sensor (S1) que suministra un pulso en
estado alto durante 1 mS cuando una persona cruza
por delante del mismo. 2.- Una vez detectado
dicho pulso, el presunto intruso dispone de
aproximadamente 5 S para activar un pulsador
oculto de STOP que desactivará la alarma. 3.- En
caso contrario, y una vez transcurridos los 5
segundos sin activar el STOP se activará la señal
de alarma (AL1) la cual generará una señal
acústica en un altavoz. 4.- La única forma de
parar la señal acústica será activar una LLAVE
oculta en las proximidades del circuito. Con la
llave activada, la alarma no sonará en ningún
caso.
NOTA Se dispone de un reloj de frecuencia 1 Hz
LLAVE
?
Sensor de presencia
AL
S1
Altavoz
STOP
9
Solución
El circuito es básicamente un temporizador
T 1 S
Suena la alarma cuando el contador llega a 6.
Reloj f 1 Hz
Contador binario
CLK
CLEAR
Q3 Q2 Q1 Q0
Borrado prioritario
S1
S
S
AL
Q
Q
Vcc
R
R
STOP
Borrado prioritario
Vcc
LLAVE
10
Problema
Se quiere diseñar un sistema que permita detectar
cuando la velocidad de un vehículo es superior a
la limitación de velocidad existente en ese tramo
de carretera, que es de 54 Km/h. Para ello se
disponen de tres sensores (S1, S2 y S3) que
proporcionan un pulso de 1 mS cada vez que un
automóvil pasa delante del sensor. Los sensores
están separados 1.5 metros. Se debe diseñar un
circuito que genere la salida para un semáforo
(SEMAFORO 1 (rojo) SEMAFORO 0 (naranja)) que
se debe de poner en rojo cuando llega el coche a
S1 y mantener en rojo si la velocidad es mayor
que la permitida. No obstante, al llegar a S3
(que está junto delante del semáforo obligando a
este a parar si va a mucha velocidad) el semáforo
se pondrá en naranja. Se dispone de un reloj de
10 Hz. NOTA suponer que solo puede pasar un
coche de cada vez.
1.5 m
S3
S1
S2
SEMAFORO 1 Rojo 0 Naranja
?
Reloj 10 Hz
11
Solución
El circuito es básicamente un temporizador
T 0.1 S
Suena la alarma cuando el contador llega a 16.
Reloj f 10 Hz
Contador binario
CLK
CLEAR
Q4 Q3 Q2 Q1 Q0
Borrado prioritario
S1
S
R
SEMAFORO
Q
S3
Q
R
S2
S
Borrado prioritaria
Pone a Rojo Empieza a contar
Para de contar Borra contador Puede poner a
naranja
SEMAFORO 1 Rojo SEMAFORO 0 Naranja
Pone a naranja
S1
S2
S3
NOTA Si el coche llega demasiado rápido a S2 el
biestable de salida no se borrara y el semáforo
permanecerá en rojo.
54 Km/h 1.5 m/S F 10 Hz T 0.1 S
12
Problema
Diseñar un circuito que nos de el valor absoluto
de la resta de dos números binarios de 4 bits.
Utilizar el método de complemento a 1 y apoyarse
en el sumador binario de 4 bits (7483).
Solución
A3 A2 A1 A0
B3 B2 B1 B0
R ?A-B?
B3 B2 B1 B0
R3 R2 R1 R0
A3 A2 A1 A0
E
S
CE
Sumador 7483
CS
control
control
control E S 0 0 0
0 1 1 1 0
1 1 1 0
R3 R2 R1
R0
Si CS 1 no complementar la salida Si CS 0
complementar la salida
13
Problema El esquema de la figura representa una
puerta de apertura y cierre automático, que
funciona de la siguiente forma 1.- Cuando llega
una persona a la plataforma (P), la puerta
comienza a abrirse. 2.- Siempre que una persona
se encuentre sobre la plataforma (P) la puerta
debe continuara abierta. 3.- Cuando una persona
sale de la plataforma, la puerta comienza a
cerrarse. Pero, si esta no se encontraba
totalmente abierta en dicho instante, primero se
abre del todo y a continuación comienza a
cerrarse. 4.- Si una persona llega a la
plataforma cuando la puerta se está cerrando,
entonces esta comienza a abrirse de nuevo.
Final de carrera lateral (FCL)
Final de carrera central (FCC)
FCL
FCC
?
M/P
P
Plataforma con Sensor de persona (P)
Puerta
A/C
MARCHA/PARO (M/P)
ABRIR/CERRAR (A/C)
Realizar un diseño de circuito secuencial
síncrono en base a biestables D y una memoria
EEPROM.
14
Resolución
ENTRADAS
SALIDAS
FCL FCC P (M/P)T (A/C)T (M/P)T?T
(A/C)T?T 0 0 0 0
0 1 0
imposible 0 0 0 0 1
1 0
imposible 0 0 0 1 0
1 0
cerrar 0 0 0 1 1
1 1 Acabar
de abrir .........................................
..................................................
.................... 0 0 1 0
0 1 1
Abrir 0 0 1 0
1 1 1
Abrir 0 0 1 1 0
0 0 parar
primero 0 0 1 1 1
1 1
Abrir ............................................
..................................................
.................. 0 1 0 0
0 0 0
Parar 0 1 0 0 1
0 0
Parar 0 1 0 1 0
0 0 Parar
0 1 0 1 1
0 0
Parar ............................................
..................................................
................... 0 1 1 0
0 1 1
Abrir 0 1 1 0
1 1 1
Abrir 0 1 1 1 0
0 0 parar
primero 0 1 1 1 1
1 1
Abrir ............................................
..................................................
.................... 1 0 0 0
0 0 0
Parar 1 0 0 0 1
0 0
Parar 1 0 0 1 0
0 0 Parar 1
0 0 1 1
0 0 Parar ..............
..................................................
..................................................
. 1 1 x x x
0 0 Imposible
(Avería)
A/C
Cerrar
FCL
D1
D
Q
A4
Cerrar
CLK
FCC
A3
M/P
A2
D0
P
D
Q
CLK
Memoria EEPROM
A1
A0
Parar
Razonar en clase las distintas opciones
15
Problema
En un MPU de 8 línea de bus de datos (D0...D7) y
16 líneas de bus de direcciones (A0....A15) y una
línea de bus de control (R/W), se desea
implementar el mapa de memoria que se indica en
la figura. Utilizar el decodificador 74139.
0x0000
2K (PROM) memoria 2716 2K (PROM) memoria
2716 2K (RAM) memoria 6116
0x07FF
A1
Explicar nomenclatura y poner también en binario
A0
74139
0x2000
Decodificador
0x27FF
0xF800
A0 A1 A10
A0 A1 A10
D0 D1 D7
D0 D1 D7
decodificar para colocar en la posición deseada
0xFFFF
MAPA DE MEMORIA
2K
0000 0xxx xxxx xxxx
PROM 2716 (2K)
RAM 6116 (2K)
16
Solución
00
74139
A15
01
0000
A1
00000
10
A14
0001
A13
A0
A1
11
0010
A12
A1
A0
0011
A11
A0
R/W
74139
74139
00100
A13
A1
A0 A1 A10
A1
D0 D1 D7
A0
A12
1111
A0
A11
PROM 2716 (2K)
74139
74139
R/W
11111
A1
A0 A1 A10
A0
D0 D1 D7
A0 A1 A10
D0 D1 D7
74139
PROM 2716 (2K)
RAM 6116 (2K)
17
Problema
La figura muestra un hipotético conversor A/D de
4 bits con 4 canales analógicos de entrada (E0,
E1, E2 y E3). El conversor A/D se desea
interconectar a un hipotético microprocesador
(MCU) de 4 bits que tiene bus de direcciones de
8 líneas (A0 ......A7) y línea de control de
lectura escritura (R/W). En la posición (1010
0000 0xA0) se colocará el registro de control y
en la posición (1010 0001 0xA1) se colocará el
registro de datos (resultado de la
conversión). El registro de datos será de solo
lectura, mientras que el registro de control
tendrá 3 bits de solo escritura (S1, S0 y SC) y 1
de solo lectura (EOC). Con las líneas S1 y S0
seleccionaremos el canal analógico a
digitalizar. Escribiendo un 0 en SC iniciamos el
proceso de conversión. Cuando la señal EOC se
ponga a 1 sabremos que ha acabado la conversión y
podremos leer el resultado. Explicar la
interconexión del conversor A/D al MCU utilizando
decodificadores digitales de nivel bajo de salida
(2 y 3 entradas) y con una línea de selección
activa por nivel bajo (CS)
D3 D2 D1 D0
Registro de control (Posición 0xA0)
W W R W
D3 D2 D1 D0
Registro de datos (Posición 0xA1)
NOTA Una vez realizado el ejercicio en clase,
razonar como se haría para realizar una
conversión.
R R R R
18
Estructura del conversor A/D y conexión al bus de
datos
Bus de datos
D0 D1 D2 D3
CS1
E0 E1 E2 E3
D0 D1 D2 D3
MUX Analógico
Conversor A/D de 4 bits
Entradas analógicas
SH
S1 S0
SC
EOC
CS3
Registro de control (Posición 0xA0)
D3 D2 D1 D0
Q D
CLK
W W R W
Q D
Registro de datos (Posición 0xA1)
CLK
D3 D2 D1 D0
CS2
R R R R
19
Solución
CS1 Resultado de la conversión (lectura) CS2
Control S1, SO y SC (escritura) CS3 Control
EOC (lectura)
Bus de direcciones
A7 A6 A5 A4 A3 A2 A1 A0 R/W
E2
E1
E0
101
1010 00
1010 0000
CS2
E2
CS3
E1
E0
1010 0001
E1
CS1
E0