IC layout tervek tesztel

1
IC layout tervek tesztelése
2
Layout reprezentációk
Bit map
3
Layout reprezentációk
Vektoros leírás
A lyukas alakzat problémája
Régen megengedtek ferde egyenest, sot körívet
is
Az alakzat belseje mindig jobb kézre esik
4
Algoritmus problémák (példák)
A P pont az alakzaton belül van-e?
Két alakzat átfedésben van-e?
Érdemes a befoglaló téglalapot is tárolni.
Futásido!
5
Muveletek
Logikai AND, OR, XOR, Negálás
Geometriai hízlalás, fogyasztás Aritmetikai
terület számítás Ellenorzo lásd késobb
6
A maszk ellenorzés eljárásai
a.) Tervezési szabály ellenorzés
szintaktikus kontroll b.) Layout
visszafejtés szemantikus kontroll
7
Tervezési szabály ellenorzés
DRC Design Rules Check
Néhány jellegzetes tervezési szabály WIDTH gt
XXXX SPACING gt XXXX CLEARENCE gt XXXX
100 - 200 szabály/processz
IGEN FONTOS! Felelosség vállalási
interfész
8
Tervezési szabály ellenorzés
DRC program input maszk leírás
szabály leírás
output hibajelzések
Példa a szabály megfogalmazásra if(size(active
and poly1) lt 0.8 ?m) hibajelzés
A lambdás tervezés Például width2?
poly1-re, 3? poly2-re,
spacing 3? metal1-re 4? metal2-re, stb.
9
Layout visszafejtésMaszk visszafejtés, layout
extrakció
Az áramköri (logikai) leírás visszaállítása a
maszk rajzolatból. Célok ellenõrzés (a kívánt
áramkört ábrázolja-e a
maszk? elektromos paraméter
megállapítás (vezeték
kapacitás, tranzisztor áram-állandó...) Az
utóbbi alapján post-layout
szimuláció (timing verification)