DISSENY D

1
DISSENY DUN CIRCUIT INTEGRAT DESTINAT A LESTUDI
DEL SOROLL A LES XARXES DALIMENTACIÓ

• Josep Rabassa Alemany
• Director PFC Josep Rius Vázquez
• Octubre de 2007

2
RESUM DE LA PRESENTACIÓ
- CONTEXT - ESTRUCTURA GENERAL DEL CI - DISSENY
DEL CI - LAYOUT DEL CI - SIMULACIONS - CONCLUSIONS
3
CONTEXT
4
CONTEXT
ESTRUCTURA BÀSICA DEL CIRCUIT INTEGRAT
5
CONTEXT
SOROLL A LALIMENTACIÓDELS CI
Tendència actual
- Tamany dels transistors
Velocitat de commutació
Densitat del circuit
? Component transitori del corrent
Densitat de corrent
Problemes perquè PSN no superi PMN
? Component continu del corrent
6
CONTEXT
CONSEQÜÈNCIES DEL SOROLL (1)

• INDETERMINACIÓ EN ELS RETARDS. En un sistema CMOS
  els retards depenen de la tensió entre drenador i
  sortidor.
• DESVIACIONS ALEATÒRIES DE PERÍODE I FASE DEL
  RELLOTGE. Desviacions aleatòries entre cicles
  (freqüència incerta). Desviacions pic a pic
  (retard sistemàtic afegit a cada període).

7
CONTEXT
CONSEQÜÈNCIES DEL SOROLL (2)

• REDUCCIÓ DEL MARGE DE SOROLL DELS TRANSISTORS.
  Tensió i terra són una referència per als senyals
  del xip (shi connecten a nivell alt i baix
  respectivament, i al receptor arriba un valor
  distorsionat).
• - DEGRADACIÓ DE LA FIABILITAT DE LÒXID DE PORTA.
  El comportament dun dispositiu CMOS depèn del
  gruix de lòxid de porta. Poc gruix implica
  millors característiques, però menys fiabilitat.
  Els camps elèctrics que pot suportar marquen el
  límit per a les tensions dalimentació.

8
CONTEXT
ESTAT DE LART

• ESTUDI DEL PSN. Xarxa dalimentació modelada com
  un conjunt de capacitats (C), inductàncies (L) i
  resistències (R). Objectiu freqüent reduir les
  impedàncies del circuit a formes simples (R, L i
  C). Soroll separat en resistiu (caiguda de tensió
  mitjana) i inductiu (caiguda de tensió
  transitòria).
• MÈTODE FREQÜENTMENT UTILITZAT algorismes (amb
  iteracions) sobre el circuit final
  (assaig-error). Bons resultats, però sols
  aplicables al circuit final.
• ENFOC ON SUBICA EL PROJECTE. Poques dades per
  fer un bon estudi abans del disseny. Falten
  estudis sobre el comportament general dels
  circuits (per obtenir més precisió i per poder
  fer estudis previs).

9
CONTEXT
OBJECTIU DEL PROJECTE

• OBJECTIU circuit on experimentar amb el PSN.
• CADENA REGULAR soroll controlable però sense
  irregularitats ni aleatorietat.
• MESURA DE MITJANA I VALOR INSTANTANI DEL SOROLL
  pins i picopads.
• UTILITAT assajar la relació activitat-soroll.
  Comparació dels resultats simulats amb els
  experimentals.
• 2 CIRCUITS amb i sense capacitats de
  desacoblament.

10
CONTEXT
ABAST DEL PROJECTE

• ESPECIFICACIÓ I DISSENY DEL CIRCUIT.
• SIMULACIONS PER ESCOLLIR ELS COMPONENTS DEL
  CIRCUIT.
• VERIFICACIÓ DELS CIRCUITS (Spectre i Verilog).
• LAYOUT I VERIFICACIÓ DAQUEST.
• VERIFICACIÓ DELS ESQUEMES FINALS (Spectre i
  Verilog).
• CONSTRUCCIÓ DEL XIP I ELS PADS.
• FABRICACIÓ I ASSAJOS DEL XIP FORA DE LABAST
  DEL PROJECTE.

11
CONTEXT
EL CADENCE PROCÉS DE DISSENY DEL CIRCUIT
ESQUEMÀTIC
SPECTRE
VERILOG
ESQUEMÀTIC
LAYOUT
DRC
LVS
SPECTRE
VERILOG
12
CONTEXT
CARACTERÍSTIQUES GENERALS

• Mida final 3,812 x 1,838 mm.
• Tecnologia utilitzada C35B4C3 (tecnologia CMOS,
  4 capes, 1 polisilici) dAustrian Micro Systems.
• Freqüència màxima en les simulacions 120 MHz
• Encapsulat QPF 84 pins.

13
ESTRUCTURA GENERAL DEL PROJECTE
IDEA DEL DISSENY (1)
1
0
(Blocs formats per un flip-flop i 10 inversors.)
14
ESTRUCTURA GENERAL DEL PROJECTE
IDEA DEL DISSENY (2)
1
0
15
ESTRUCTURA GENERAL DEL PROJECTE
ESTRUCTURA DEL XIP



Ring






16
ESTRUCTURA GENERAL DEL PROJECTE
ESTRUCTURA DEL BLOC



17
ESTRUCTURA GENERAL DEL PROJECTE
POSSIBLES CONNEXIONS DEL XIP (1)
In general
18
ESTRUCTURA GENERAL DEL PROJECTE
POSSIBLES CONNEXIONS DEL XIP (2)
In general
19
ESTRUCTURA GENERAL DEL PROJECTE
POSSIBLES CONNEXIONS DEL XIP (3)
20
ESTRUCTURA GENERAL DEL PROJECTE
LA MESURA DEL PSN
VALOR MIG loscillador danell.
0
1
0
1
0
1
0
1
VALOR INSTANTANI picopads i oscilloscopi
21
DISSENY DEL CIRCUIT
DISSENY DEL CIRCUIT
ESTRUCTURA BÀSICA OSCILLADOR DANELL nombre
detapes, consum. SISTEMA DE CONTROL CONSUM
DEL SUBBLOC ANELLES DALIMENTACIÓ XARXA DE
RELLOTGE I RESET LLARGADA DE LA FILA RESULTATS
ESPERATS
22
DISSENY DEL CIRCUIT
DISSENY DE LOSCILLADOR DANELL
Sensibilitat del ringo 6,9893 MHz/V
23
DISSENY DEL CIRCUIT
EL SISTEMA DE CONTROL

• Control i divisor per 4 de loscilldor danell.
• Arbres de RESET i rellotge.
• Selecció dentrada.
• Registre de configuració.

24
DISSENY DEL CIRCUIT
CONSUMS (CONDICIONS NOMINALS)
Els valors reals poden diferir daquests en un
màxim dun 29 per alguns dels casos contemplats
a les especificacions del circuit.
DECISIÓ SOBRE LALIMENTACIÓ DEL SISTEMA DE CONTROL

• El consum del sistema de control és elevat.
• Aquest consum pot arribar a amagar els resultats
  a lassajar el xip real.
• Per solucionar-ho, sopta per SEPARAR
  LALIMENTACIÓ DEL SISTEMA DE CONTROL DE LA DEL
  DATAPATH.
• Per fer-ho, caldrà utilitzar DUES ANELLES
  DALIMENTACIÓ.

25
DISSENY DEL CIRCUIT
EL PROBLEMA DEL ?V A LA FILA (llargada de la fila)
EL MODEL TEÒRIC
EL MODEL AL CADENCE
26
DISSENY DEL CIRCUIT
RESPOSTA ESPERADA DEL CIRCUIT
MESURES ALS PICOPADS DEL CENTRE DE LA FILA
Amb decaps
Sense decaps
CONSUM
SORTIDA
PIN DE TERRA
27
LAYOUT DEL CIRCUIT
Subbloc sense decap
Subbloc amb decap
C 245,7729 fF
Fragment de loscillador danell situat en una
fila
28
LAYOUT DEL CIRCUIT
ESTRUCTURA DUN BLOC
29
LAYOUT DEL CIRCUIT
ESTRUCTURA DEL XIP
30
SIMULACIONS POST-LAYOUT
SIMULACIÓ DELS OSCILLADORS DANELL
Pla general de la simulació dels oscilladors
danell
Ringo en un canvi de configuració
31
SIMULACIONS POST-LAYOUT
SIMULACIÓ DE TRANSMISSIÓ 1 DADES DONANT VOLTES
PER DINS DUN BLOC
1- Sintrodueix la configuració inicial per tal
que es propagui cap al bloc lentrada general. 2-
Sintrodueix, a través de lentrada general, una
seqüència que ompli amb un valor concret cadascun
dels subblocs. 3- Es canvia la configuració per
tal que la pròpia sortida esdevingui lentrada
del bloc. 4- Es comprova com la seqüència
introduïda va donant voltes a linterior del
bloc.
32
SIMULACIONS POST-LAYOUT
SIMULACIÓ DE TRANSMISSIÓ 2 DADES DONANT VOLTES
PER DINS DEL CORE
1- Sintrodueix la configuració inicial per tal
que es propagui cap al core lentrada general. 2-
Sintrodueix, a través de lentrada general, una
seqüència que ompli amb un valor concret cadascun
dels subblocs del xip. Sintrodueixen 8 grups de
dades diferents (cadascun amb unes
característiques pròpies, per tal de facilitar
lobservació dels resultats). 3- Es canvia la
configuració per tal que la pròpia sortida
esdevingui lentrada del xip. 4- Es comprova com
la seqüència introduïda va donant voltes a
linterior del xip.
33
CONCLUSIONS
CARACTERÍSTIQUES DEL CIRCUIT (1)

• - Condicions nominals de treball V 3,3 V 0,3
  V, T 300 K 60 K.
• Mides de 3812 x 1838 µm ? Superfície de 7,006
  mm2.
• Molta superfície.
• No hi caben les dues variants.
• 8 blocs amb 9 files cadascun. 36 subblocs per
  fila. 1 ringo per bloc.
• Tenim 2592 flip-flops, 25920 portes i 134784
  transistors.
• Entrades accessibles
• Entrada general.
• Sortida del bloc anterior.
• Sortida del propi bloc.
• Datapath i ringos activables independentment per
  cada bloc.

34
CONCLUSIONS
CARACTERÍSTIQUES DEL CIRCUIT (2)

• - Pins dentrada
• Habilitació del registre de
  configuració.
• Entrada del registre de configuració.
• Entrada general del xip.
• Entrada de rellotge.
• Entrada de RESET.
• Pins de sortida
• Sortida de cada ringo.
• Sortida del bloc 8.
• Sortida del registre de configuració.
• Pins dalimentació i terra
• 2 parelles de pins per a tensió i
  terra de la fila 10 i dels pins.
• 2 parelles de pins per a tensió i
  terra del datapath.
• Picopads
• una parella al centre de la fila.
• dues parelles als extrems superiors
  esquerre i dret del xip.

35
CONCLUSIONS
RESULTAT DEL PROJECTE

• Obtinguts lesquema i el layout dun circuit per
  a lassaig del soroll en xips que ha passat tots
  els assajos de verificació tant a nivell
  desquema com a nivell de layout.
• El circuit obtingut no permet observar tants
  casos com el que es preveia al principi (shavia
  pensat en 3 variables que es podien variar) a
  causa de lespai necessari perquè les caigudes de
  tensió siguin observables, però sí que permetrà
  tenir un sistema físic on estudiar el soroll
  experimentalment (a lhora de fabricar es podrà
  triar entre dues variants del mateix xip amb
  decaps o amb filler cells).
• Tal com estava previst al principi, el que queda
  per fer és fabricar el xip i realitzar-hi els
  assajos posteriors.
• Al final de la memòria sha inclòs un tutorial
  de Cadence que pot ser útil per a gent que
  utilitzi, en el futur, aquest programa en els
  seus projectes.

36
DISSENY DUN CIRCUIT INTEGRAT DESTINAT A LESTUDI
DEL SOROLL A LES XARXES DALIMENTACIÓ

• Josep Rabassa Alemany
• Director PFC Josep Rius Vázquez
• Octubre de 2007

37
CONCLUSIONS
APORTACIÓ PERSONAL AL PROJECTE

• - Disseny del sistema de control a partir de les
  seves especificacions.
• Realització de les proves per dimensionar els
  elements del circuit.
• Disseny dels arbres de distribució de senyals.
• Introducció al Cadence dels esquemes dels
  circuits.
• Introducció al Cadence del layout dels circuits
  (verificacions del layout incloses), incloent
  lelección de la posició dels elements que no
  pertanyen al datapath i a loscillador danell.
• Realització de les simulacions de verificació
  elèctrica i lògica.
• Descripció de les característiques i limitacions
  del circuit final.