On applicability of Universal Logic Gates for Designing Masked Programmable Gate Array Architectures - PowerPoint PPT Presentation

1 / 21
About This Presentation
Title:

On applicability of Universal Logic Gates for Designing Masked Programmable Gate Array Architectures

Description:

Concep o de Circuitos Integrados L gica Combinacional L gica Combinacional Os sinais de sa da de um circuito s o resultados de uma combina o l gica dos ... – PowerPoint PPT presentation

Number of Views:420
Avg rating:3.0/5.0
Slides: 22
Provided by: Kim1271
Category:

less

Transcript and Presenter's Notes

Title: On applicability of Universal Logic Gates for Designing Masked Programmable Gate Array Architectures


1
Concepção de Circuitos Integrados
Lógica Combinacional
2
Lógica Combinacional
Os sinais de saída de um circuito são resultados
de uma combinação lógica dos sinais de entrada
atuais.
Lógica Estática As saídas só mudam de valores a
partir da mudança dos valores de
entrada. Lógica Dinâmica As saídas representam o
resultado da combinação lógica durante um tempo
pré-determinado.
3
Lógica Combinacional
  • Lógica Estática
  • - CMOS Estático Convencional
  • - Lógica com Chaves
  • Lógica Proporcional (Ratioed Logic)
  • Resistive Load
  • Depletion nMOS Load
  • Pseudo nMOS Load
  • Lógica Dinâmica
  • CMOS Dinâmico
  • Conventional Logic
  • 4-Phase Logic (Type A)
  • - CMOS Domino Logic
  • - CVSL, DCVSL

4
Lógica Combinacional
CMOS Estático Convencional
Exceto durante o período de transição, a saída
de uma porta CMOS estática está ligada a VDD ou
VSS (Massa) através de um caminho com baixa
resistividade. OBS Isto faz com que uma porta
CMOS estática consuma muito menos que uma porta
NMOS. A saída de uma porta CMOS assume sempre
o valor da função booleana implementada pelo
circuito (ignorando novamente os efeitos de
transição durante o período de chaveamento).
O colocado acima difere da classe de circuitos
dinâmicos, que baseia-se no armazenamento
temporário de valores de sinais em capacitâncias
de nodos do circuito com alta impedância.
5
Lógica Combinacional
CMOS Estático Convencional
VDD
E1 E2 E3
Somente PMOS
pull up
S f (E1,E2,E3)
E1 E2 E3
pull down
Somente NMOS
VSS
As redes PUP (pull up) e PDN (pull down) são
duais.
6
Lógica Combinacional
CMOS Estático Convencional
Fast Complex Gate - Design Techniques (1/2)
7
Lógica Combinacional
CMOS Estático Convencional
Fast Complex Gate - Design Techniques (2/2)
8
Lógica Combinacional
Ratioed Logic
9
Lógica Combinacional
Ratioed Logic
Passive Loads
10
Lógica Combinacional
Ratioed Logic
Active Loads
11
Lógica Combinacional
Ratioed Logic
Pseudo-NMOS
Pseudo-nMOS NOR Gate
Onde
12
Lógica Combinacional
Ratioed Logic
Pseudo-nMOS NAND Gate
13
Lógica Combinacional
Ratioed Logic
Outro exemplo de Pseudo-nMOS Gate
14
Lógica Combinacional
Ratioed Logic
Pseudo-nMOS Improved Load
NOR-4 Gate
15
Lógica Combinacional
Conventional Dynamic CMOS Logic
16
Lógica Combinacional
Example of Conventional Dynamic CMOS Gates
Problem!
17
Lógica Combinacional
Cascaded Conventional Dynamic CMOS Gates 4-phase
Logic Type A
18
Lógica Combinacional
Example of Cascaded Conventional Dynamic CMOS
Gates 4-phase Logic Type A
Allowable gate connections
19
Lógica Combinacional
CMOS Domino Logic
CMOS Domino Logic (a) Basic Gate (b) Static
Version (low frequency) (c) Latching Version.
20
Lógica Combinacional
Cascode Voltage Switch Logic (CVSL)
Fig. 5.11 pag. 170
21
Lógica Combinacional
Dual Cascode Voltage Switch Logic (DCVSL)
Write a Comment
User Comments (0)
About PowerShow.com