Arquitectura de Computadores SISTEMAS DIGITALES

1
Arquitectura de Computadores SISTEMAS
DIGITALES
IIC 2342 Semestre 2005-2 Domingo Mery
Präsentation
D.Mery
1
Arquitectura de
Computadores
2
Índice
D.Mery
2
Arquitectura de
Computadores
Präsentation
3
Índice
D.Mery
3
Arquitectura de
Computadores
Präsentation
4
Sistemas Digitales
Álgebra Booleana
Aproximadamente en el año 1850 George Boole,
desarrolló un sistema algebraico para formular
proposiciones con símbolos.
George Boole 1815-1864
D.Mery
4
Arquitectura de
Computadores
Präsentation
5
Sistemas Digitales
Álgebra Booleana

• Su álgebra consiste en un método para resolver
  problemas de lógica que recurre solamente a los
  valores binarios 1 y 0 y a tres operadores
• AND (y)
• OR (o)
• NOT (no)

George Boole 1815-1864
D.Mery
5
Arquitectura de
Computadores
Präsentation
6
Sistemas Digitales
Álgebra Booleana
010101010100101010101010101010010101010110010101 0
10101010100101010101010101010010101010110010101 01
0101010100101010101010101010010101010110010101 010
101010100101010101010101010010101010110010101 0101
01010100101010101010101010010101010110010101 01010
1010100101010101010101010010101010110010101 010101
010100101010101010101010010101010110010101 0101010
10100101010101010101010010101010110010101 01010101
0100101010101010101010010101010110010101 010101010
100101010101010101010010101010110010101 0101010101
00101010101010101010010101010110010101 01010101010
0101010101010101010010101010110010101
Las variables Booleanas sólo toman los valores
binarios 1 ó 0. Una variable Booleana
representa un bit que quiere decir Binary digIT
D.Mery
6
Arquitectura de
Computadores
Präsentation
7
Sistemas Digitales
Álgebra Booleana
Operación OR
D.Mery
7
Arquitectura de
Computadores
Präsentation
8
Sistemas Digitales
Álgebra Booleana
Operación OR
Si una de las entradas es 1, entonces la salida
es 1
D.Mery
8
Arquitectura de
Computadores
Präsentation
9
Sistemas Digitales
Álgebra Booleana
Compuerta OR
x
x y
y
D.Mery
9
Arquitectura de
Computadores
Präsentation
10
Sistemas Digitales
Álgebra Booleana
Operación AND
D.Mery
10
Arquitectura de
Computadores
Präsentation
11
Sistemas Digitales
Álgebra Booleana
Operación AND
Si una de las entradas es 0, entonces la salida
es 0
D.Mery
11
Arquitectura de
Computadores
Präsentation
12
Sistemas Digitales
Álgebra Booleana
Compuerta AND
x
x y
y
D.Mery
12
Arquitectura de
Computadores
Präsentation
13
Sistemas Digitales
Álgebra Booleana
Operación NOT
D.Mery
13
Arquitectura de
Computadores
Präsentation
14
Sistemas Digitales
Álgebra Booleana
Operación NOT
La salida es la negación de la entrada
D.Mery
14
Arquitectura de
Computadores
Präsentation
15
Sistemas Digitales
Álgebra Booleana
Compuerta NOT
x
x
D.Mery
15
Arquitectura de
Computadores
Präsentation
16
Sistemas Digitales
Álgebra Booleana
Ejercicio Encontrar w x y y z para todas
las combinaciones.
D.Mery
16
Arquitectura de
Computadores
Präsentation
17
Sistemas Digitales
Álgebra Booleana
Ejercicio Encontrar w x y y z para todas
las combinaciones.
D.Mery
17
Arquitectura de
Computadores
Präsentation
18
Sistemas Digitales
Álgebra Booleana

• Postulados de Identidad
• 0 x ?
• 1 x ?

D.Mery
18
Arquitectura de
Computadores
Präsentation
19
Sistemas Digitales
Álgebra Booleana

• Postulados de Identidad
• 0 x x
• 1 x ?

D.Mery
19
Arquitectura de
Computadores
Präsentation
20
Sistemas Digitales
Álgebra Booleana

• Postulados de Identidad
• 0 x x
• 1 x x

D.Mery
20
Arquitectura de
Computadores
Präsentation
21
Sistemas Digitales
Álgebra Booleana

• Propiedad conmutativa
• x y ?
• x y ?

D.Mery
21
Arquitectura de
Computadores
Präsentation
22
Sistemas Digitales
Álgebra Booleana

• Propiedad conmutativa
• x y y x
• x y ?

D.Mery
22
Arquitectura de
Computadores
Präsentation
23
Sistemas Digitales
Álgebra Booleana

• Propiedad conmutativa
• x y y x
• x y y x

D.Mery
23
Arquitectura de
Computadores
Präsentation
24
Sistemas Digitales
Álgebra Booleana

• Axiomas de complemento
• x x ?
• x x ?

D.Mery
24
Arquitectura de
Computadores
Präsentation
25
Sistemas Digitales
Álgebra Booleana

• Axiomas de complemento
• x x 0
• x x ?

D.Mery
25
Arquitectura de
Computadores
Präsentation
26
Sistemas Digitales
Álgebra Booleana

• Axiomas de complemento
• x x 0
• x x 1

D.Mery
26
Arquitectura de
Computadores
Präsentation
27
Sistemas Digitales
Álgebra Booleana

• Teorema de idempotencia
• x x ?
• x x ?

D.Mery
27
Arquitectura de
Computadores
Präsentation
28
Sistemas Digitales
Álgebra Booleana

• Teorema de idempotencia
• x x x
• x x ?

D.Mery
28
Arquitectura de
Computadores
Präsentation
29
Sistemas Digitales
Álgebra Booleana

• Teorema de idempotencia
• x x x
• x x x

D.Mery
29
Arquitectura de
Computadores
Präsentation
30
Sistemas Digitales
Álgebra Booleana

• Teorema de elementos dominantes
• x 0 ?
• x 1 ?

D.Mery
30
Arquitectura de
Computadores
Präsentation
31
Sistemas Digitales
Álgebra Booleana

• Teorema de elementos dominantes
• x 0 0
• x 1 ?

D.Mery
31
Arquitectura de
Computadores
Präsentation
32
Sistemas Digitales
Álgebra Booleana

• Teorema de elementos dominantes
• x 0 0
• x 1 1

D.Mery
32
Arquitectura de
Computadores
Präsentation
33
Sistemas Digitales
Álgebra Booleana

• Propiedad distributiva
• x ( y z ) ?
• x ( y z ) ?

D.Mery
33
Arquitectura de
Computadores
Präsentation
34
Sistemas Digitales
Álgebra Booleana

• Propiedad distributiva
• x ( y z ) x y x z
• x ( y z ) ?

D.Mery
34
Arquitectura de
Computadores
Präsentation
35
Sistemas Digitales
Álgebra Booleana

• Propiedad distributiva
• x ( y z ) x y x z
• x ( y z ) ( x y ) ( x z )

D.Mery
35
Arquitectura de
Computadores
Präsentation
36
Sistemas Digitales
Álgebra Booleana

• Ley involutiva
• ( x ) ?

D.Mery
36
Arquitectura de
Computadores
Präsentation
37
Sistemas Digitales
Álgebra Booleana

• Ley involutiva
• ( x ) x

D.Mery
37
Arquitectura de
Computadores
Präsentation
38
Sistemas Digitales
Álgebra Booleana

• Teorema de absorción
• x x y ?
• x ( x y ) ?

D.Mery
38
Arquitectura de
Computadores
Präsentation
39
Sistemas Digitales
Álgebra Booleana

• Teorema de absorción
• x x y x
• x ( x y ) ?

D.Mery
39
Arquitectura de
Computadores
Präsentation
40
Sistemas Digitales
Álgebra Booleana

• Teorema de absorción
• x x y x
• x ( x y ) x

D.Mery
40
Arquitectura de
Computadores
Präsentation
41
Sistemas Digitales
Álgebra Booleana

• Teorema del consenso
• x x y ?
• x ( x y ) ?

D.Mery
41
Arquitectura de
Computadores
Präsentation
42
Sistemas Digitales
Álgebra Booleana

• Teorema del consenso
• x x y x y
• x ( x y ) ?

D.Mery
42
Arquitectura de
Computadores
Präsentation
43
Sistemas Digitales
Álgebra Booleana

• Teorema del consenso
• x x y x y
• x ( x y ) x y

D.Mery
43
Arquitectura de
Computadores
Präsentation
44
Sistemas Digitales
Álgebra Booleana

• Teorema asociativo
• x ( y z ) ?
• x ( y z ) ?

D.Mery
44
Arquitectura de
Computadores
Präsentation
45
Sistemas Digitales
Álgebra Booleana

• Teorema asociativo
• x ( y z ) ( x y ) z
• x ( y z ) ?

D.Mery
45
Arquitectura de
Computadores
Präsentation
46
Sistemas Digitales
Álgebra Booleana

• Teorema asociativo
• x ( y z ) ( x y ) z
• x ( y z ) ( x y) z

D.Mery
46
Arquitectura de
Computadores
Präsentation
47
Sistemas Digitales
Álgebra Booleana

• Leyes de Morgan
• ( x y ) ?
• ( x y ) ?

D.Mery
47
Arquitectura de
Computadores
Präsentation
48
Sistemas Digitales
Álgebra Booleana

• Leyes de Morgan
• ( x y ) x y
• ( x y ) ?

D.Mery
48
Arquitectura de
Computadores
Präsentation
49
Sistemas Digitales
Álgebra Booleana

• Leyes de Morgan
• ( x y ) x y
• ( x y ) x y

D.Mery
49
Arquitectura de
Computadores
Präsentation
50
Índice
D.Mery
50
Arquitectura de
Computadores
Präsentation
51
Sistemas Digitales
Circuitos combinacionales
010101010100101010101010101010010101010110010101 0
10101010100101010101010101010010101010110010101 01
0101010100101010101010101010010101010110010101 010
101010100101010101010101010010101010110010101 0101
01010100101010101010101010010101010110010101 01010
1010100101010101010101010010101010110010101 010101
010100101010101010101010010101010110010101 0101010
10100101010101010101010010101010110010101 01010101
0100101010101010101010010101010110010101 010101010
100101010101010101010010101010110010101 0101010101
00101010101010101010010101010110010101 01010101010
0101010101010101010010101010110010101

• Un circuito combinacional es aquel cuya salida
  depende sólo de las entradas.
• Es decir
• No depende de la salida
• No depende del tiempo

D.Mery
51
Arquitectura de
Computadores
Präsentation
52
Sistemas Digitales
Circuitos combinacionales
Compuerta AND
x
x y
y
TABLA DE VERDAD
D.Mery
52
Arquitectura de
Computadores
Präsentation
53
Sistemas Digitales
Circuitos combinacionales
Compuerta NAND
x
x y
y
TABLA DE VERDAD
D.Mery
53
Arquitectura de
Computadores
Präsentation
54
Sistemas Digitales
Circuitos combinacionales
Compuerta OR
x
x y
y
TABLA DE VERDAD
D.Mery
54
Arquitectura de
Computadores
Präsentation
55
Sistemas Digitales
Circuitos combinacionales
Compuerta NOR
x
x y
y
TABLA DE VERDAD
D.Mery
55
Arquitectura de
Computadores
Präsentation
56
Sistemas Digitales
Circuitos combinacionales
Compuerta XOR (OR exclusivo)
x
x y
y
TABLA DE VERDAD
D.Mery
56
Arquitectura de
Computadores
Präsentation
57
Sistemas Digitales
Circuitos combinacionales
Compuerta XNOR (NOR exclusivo)
x
x y
y
TABLA DE VERDAD
D.Mery
57
Arquitectura de
Computadores
Präsentation
58
Sistemas Digitales
Circuitos combinacionales
Ejercicio Diseñe el circuito combinacional que
realice la función w x y y z .
D.Mery
58
Arquitectura de
Computadores
Präsentation
59
Sistemas Digitales
Circuitos combinacionales
Ejercicio Diseñe el circuito combinacional que
realice la función w x y y z .
x y z
w
D.Mery
59
Arquitectura de
Computadores
Präsentation
60
Sistemas Digitales
Circuitos combinacionales

• Primera Ley de Morgan
• ( x y ) x y

x
x y x y
y
D.Mery
60
Arquitectura de
Computadores
Präsentation
61
Sistemas Digitales
Circuitos combinacionales

• Primera Ley de Morgan
• ( x y ) x y x y

x
x y
y
D.Mery
61
Arquitectura de
Computadores
Präsentation
62
Sistemas Digitales
Circuitos combinacionales

• Segunda Ley de Morgan
• ( x y ) x y

x
x y x y
y
D.Mery
62
Arquitectura de
Computadores
Präsentation
63
Sistemas Digitales
Circuitos combinacionales

• Segunda Ley de Morgan
• ( x y ) x y x y

x
x y
y
D.Mery
63
Arquitectura de
Computadores
Präsentation
64
Sistemas Digitales
Circuitos combinacionales
Ejercicio Diseñe el circuito combinacional que
realice la función w x y y z usando sólo
compurtas NAND de dos entradas.
D.Mery
64
Arquitectura de
Computadores
Präsentation
65
Sistemas Digitales
Circuitos combinacionales
Ejercicio Diseñe el circuito combinacional que
realice la función w x y y z usando sólo
compurtas NAND de dos entradas.
x y z
w
D.Mery
65
Arquitectura de
Computadores
Präsentation
66
Sistemas Digitales
Circuitos combinacionales
D.Mery
66
Arquitectura de
Computadores
Präsentation
67
Sistemas Digitales
Circuitos combinacionales
x y z
w
D.Mery
67
Arquitectura de
Computadores
Präsentation
68
Sistemas Digitales
Circuitos combinacionales

• MAPAS DE KARNOUGH
• Para dos variables
• Para tres variables
• Para cuatro variables
• (temas vistos en la pizarra)

D.Mery
68
Arquitectura de
Computadores
Präsentation
69
Índice
D.Mery
69
Arquitectura de
Computadores
Präsentation
70
Sistemas Digitales
Circuitos aritméticos
ADICIÓN BINARIA dec Regla
1 0 0 0 Regla 2 0 1 1 Regla
3 1 0 1 Regla 4 1 1 2
D.Mery
70
Arquitectura de
Computadores
Präsentation
71
Sistemas Digitales
Circuitos aritméticos
ADICIÓN BINARIA dec
bin Regla 1 0 0 0 0 0 Regla
2 0 1 1 0 1 Regla 3 1 0 1 0
1 Regla 4 1 1 2 1 0
D.Mery
71
Arquitectura de
Computadores
Präsentation
72
Sistemas Digitales
Circuitos aritméticos
ADICIÓN BINARIA A B dec
bin Regla 1 0 0 0 0 0 Regla
2 0 1 1 0 1 Regla 3 1 0 1 0
1 Regla 4 1 1 2 1 0
suma
acarreo
D.Mery
72
Arquitectura de
Computadores
Präsentation
73
Sistemas Digitales
Circuitos aritméticos
Suma de dos bits
Cómo sería el circuito combinacional de suma y
acarreo?
D.Mery
73
Arquitectura de
Computadores
Präsentation
74
Sistemas Digitales
Circuitos aritméticos
Suma de dos bits
A
suma
B
acarreo
D.Mery
74
Arquitectura de
Computadores
Präsentation
75
Sistemas Digitales
Circuitos aritméticos
Suma de dos bits
A
suma (?)
B
acarreo (As)
half adder
D.Mery
75
Arquitectura de
Computadores
Präsentation
76
Sistemas Digitales
Circuitos aritméticos
Suma de dos bits
A
?
Half Adder
B
As
D.Mery
76
Arquitectura de
Computadores
Präsentation
77
Sistemas Digitales
Circuitos aritméticos
Cómo se suman números de dos bits? Ej 1
1 1 1
___________________
D.Mery
77
Arquitectura de
Computadores
Präsentation
78
Sistemas Digitales
Circuitos aritméticos
Cómo se suman números de dos bits? Ej 1 1
1 1 1
___________________ 0
D.Mery
78
Arquitectura de
Computadores
Präsentation
79
Sistemas Digitales
Circuitos aritméticos
Cómo se suman números de dos bits? Ej 1 1
1 1 1 1
___________________ 1 0
D.Mery
79
Arquitectura de
Computadores
Präsentation
80
Sistemas Digitales
Circuitos aritméticos
Cómo se suman números de dos bits? Ej 1 1
1 1 1 1
___________________ 1 1 0
D.Mery
80
Arquitectura de
Computadores
Präsentation
81
Sistemas Digitales
Circuitos aritméticos
Cómo se suman números de dos bits? Ej 1 1
1 1 1 1
___________________ 1 1 0 Se necesita un
Full Adder que considere el acarreo.
Ae
?
Full Adder
A
As
B
D.Mery
81
Arquitectura de
Computadores
Präsentation
82
Sistemas Digitales
Circuitos aritméticos
Ae
?
?
A
Half Adder
B
As
A
?
Half Adder
As
As
B
Full Adder
D.Mery
82
Arquitectura de
Computadores
Präsentation
83
Sistemas Digitales
Circuitos aritméticos
Suma de dos bits con acarreo
Ae
?
Full Adder
A
B
As
D.Mery
83
Arquitectura de
Computadores
Präsentation
84
Sistemas Digitales
Circuitos aritméticos
Ejercicio diseñar un sumador de cuatro bits
usando half y/o full adders.
A4 A3 A2 A1

B4 B3 B2 B1
C5 C4 C3 C2 C1
D.Mery
84
Arquitectura de
Computadores
Präsentation
85
Sistemas Digitales
Circuitos aritméticos
A1
?
C1
sumador de cuatro bits
HA
B1
As
?
Ae
C2
A4 A3 A2 A1
A2
FA
B2

As
B4 B3 B2 B1
C5 C4 C3 C2 C1
Ae
?
C3
A3
FA
B3
As
Ae
?
C4
A4
FA
B4
As
C5
D.Mery
85
Arquitectura de
Computadores
Präsentation
86
Sistemas Digitales
Circuitos aritméticos
sumador de cuatro bits
A4 A3 A2 A1

B4 B3 B2 B1
Especificaciones técnicas
C5 C4 C3 C2 C1
D.Mery
86
Arquitectura de
Computadores
Präsentation
87
Sistemas Digitales
Circuitos aritméticos
SUSTRACCIÓN BINARIA Para restar dos números
binarios se utiliza el complemento a 2. El
complemento a 2 de un número binario es su
complemento 1. Ej 0010 1011 1101 0100
1 1101 0101
Complemento a 2
D.Mery
87
Arquitectura de
Computadores
Präsentation
88
Sistemas Digitales
Circuitos aritméticos
Ejercicio diseñar un circuito combinacional que
calcule el complemento a 2 de un número de 8
bits.
D.Mery
88
Arquitectura de
Computadores
Präsentation
89
Sistemas Digitales
Circuitos aritméticos

• SUSTRACCIÓN BINARIA
• Para calcular la resta binaria C A-B
• se calcula B complemento a 2 de B.
• se calcula C AB.

D.Mery
89
Arquitectura de
Computadores
Präsentation
90
Sistemas Digitales
Circuitos aritméticos

• SUSTRACCIÓN BINARIA
• Para calcular la resta binaria C A-B
• se calcula B complemento a 2 de B.
• se calcula C AB.
• Ejemplo 57 34
• 57 0011 1001 (A)
• 34 0010 0010 (B)
• not 1101 1101 not(B)
• 1 1101 1110 B
• 10001 0111 AB gt 0001 0111 23dec

D.Mery
90
Arquitectura de
Computadores
Präsentation
91
Índice
D.Mery
91
Arquitectura de
Computadores
Präsentation
92
Sistemas Digitales
Circuitos sincrónicos
Los circuitos sincrónicos funcionan sobre la base
del tiempo. Es decir, las salidas dependen no
sólo de las entradas. Sino del estado en que
estaban las salidas y del tiempo.
D.Mery
92
Arquitectura de
Computadores
Präsentation
93
Sistemas Digitales
Circuitos sincrónicos
Flip-flop RS
S
Q
Q
R
D.Mery
93
Arquitectura de
Computadores
Präsentation
94
Sistemas Digitales
Circuitos sincrónicos
Flip-flop RS
S
Q
Q
R
D.Mery
94
Arquitectura de
Computadores
Präsentation
95
Sistemas Digitales
Circuitos sincrónicos
Flip-flop RS
S
Q
Q
R
D.Mery
95
Arquitectura de
Computadores
Präsentation
96
Sistemas Digitales
Circuitos sincrónicos
Flip-flop RS
set
S
Q
FF
Q
R
reset
D.Mery
96
Arquitectura de
Computadores
Präsentation
97
Sistemas Digitales
Circuitos sincrónicos
Ejercicio Encontrar Q para las señales R, S
dadas
S
1 0 1 0 1 1 1 1 1 0
R
0 0 1 1 1 0 1 0 1 1
S
Q
Q
FF
Q
R
t
D.Mery
97
Arquitectura de
Computadores
Präsentation
98
Sistemas Digitales
Circuitos sincrónicos
Ejercicio Encontrar Q para las señales R, S
dadas
S
1 0 1 0 1 1 1 1 1 0
R
0 0 1 1 1 0 1 0 1 1
S
Q
Q
0 1 1 1 1 0 0 0 0 1
FF
Q
R
t
D.Mery
98
Arquitectura de
Computadores
Präsentation
99
Sistemas Digitales
Circuitos sincrónicos
Flip-flop RS síncrono
Q
S
CK
Q
R
D.Mery
99
Arquitectura de
Computadores
Präsentation
100
Sistemas Digitales
Circuitos sincrónicos
Flip-flop RS síncrono
set
S
Q
clock
CK
FF
Q
R
reset
D.Mery
100
Arquitectura de
Computadores
Präsentation
101
Sistemas Digitales
Circuitos sincrónicos
Ejercicio Encontrar Q para las señales R, S
dadas usando FF RS síncrono
CK
S
S
R
Q
CK
FF
Q
Q
R
t
D.Mery
101
Arquitectura de
Computadores
Präsentation
102
Sistemas Digitales
Circuitos sincrónicos
Ejercicio Encontrar Q para las señales R, S
dadas usando FF RS síncrono
CK
S
S
R
Q
CK
FF
Q
Q
R
t
D.Mery
102
Arquitectura de
Computadores
Präsentation
103
Sistemas Digitales
Circuitos sincrónicos
Flip-flop D
D
data
S
Q
clock
CK
FF
Q
R
Sin clock la salida no cambia
D.Mery
103
Arquitectura de
Computadores
Präsentation
104
Sistemas Digitales
Circuitos sincrónicos
Flip-flop D
PR
data
D
Q
clock
CK
Q
CLR
Especificaciones técnicas
D.Mery
104
Arquitectura de
Computadores
Präsentation
105
Sistemas Digitales
Circuitos sincrónicos
Flip-flop JK
data
J
Q
clock
CK
Q
K
Especificaciones técnicas
D.Mery
105
Arquitectura de
Computadores
Präsentation
106
Sistemas Digitales
Circuitos sincrónicos
Contador de 4 bits basado en Flip-Flop JK
1
1
1
1
Q
Q
J
Q
Q
J
J
J
CK
CK
CK
CK
K
K
K
K
1
1
1
1
LSB
MSB
D.Mery
106
Arquitectura de
Computadores
Präsentation
107
Sistemas Digitales
Circuitos sincrónicos
Registro de corrimiento basado en Flip-Flops D
data
Q
Q
D
Q
Q
D
D
D
CK
CK
CK
CK
D.Mery
107
Arquitectura de
Computadores
Präsentation
108
Sistemas Digitales
Circuitos sincrónicos
Registro de corrimiento basado en Flip-Flops
D (shift register)
data
Q
Q
D
Q
Q
D
D
D
CK
CK
CK
CK
D.Mery
108
Arquitectura de
Computadores
Präsentation
109
Sistemas Digitales
Circuitos sincrónicos
Diseño de un circuito secuencial
Ejemplo diseñar un circuito secuencial que
genere una secuencia de estados binarios 00,
01, 10, 11 a partir de una señal de control x,
que cada vez que esté en 1 y venga una señal de
clock cambie de estado.
D.Mery
109
Arquitectura de
Computadores
Präsentation
110
Sistemas Digitales
Circuitos sincrónicos
Diseño de un circuito secuencial
Ejemplo diseñar un circuito secuencial que
genere una secuencia de estados binarios 00,
01, 10, 11 a partir de una señal de control x,
que cada vez que esté en 1 y venga una señal de
clock cambie de estado.
00
01
11
10
Diagrama de estado
D.Mery
110
Arquitectura de
Computadores
Präsentation
111
Sistemas Digitales
Circuitos sincrónicos
Diseño de un circuito secuencial
x 0
00
x 1
x 1
01
11
x 0
x 0
x 1
x 1
10
Diagrama de estado
x 0
x señal de control
D.Mery
111
Arquitectura de
Computadores
Präsentation
112
Sistemas Digitales
Circuitos sincrónicos
t
t 1
Como el contador tiene dos bits, se usarán dos
flip-flops (A y B), uno para cada bit.
AB
x 0
00
x 1
x 1
01
11
x 0
x 0
control
x 1
x 1
10
Diagrama de estado
x 0
x señal de reloj
D.Mery
112
Arquitectura de
Computadores
Präsentation
113
Sistemas Digitales
Circuitos sincrónicos
t
t 1
Tabla de estado
x 0
00
x 1
x 1
01
11
x 0
x 0
control
x 1
x 1
10
Diagrama de estado
x 0
x señal de reloj
D.Mery
113
Arquitectura de
Computadores
Präsentation
114
Sistemas Digitales
Circuitos sincrónicos
t
t 1
J
Q
control
CK
FF
Usando flip-flops JK cómo deben ser sus entradas
para que A cambie de su estado t a su estado t1?
Q
K
D.Mery
114
Arquitectura de
Computadores
Präsentation
115
Sistemas Digitales
Circuitos sincrónicos
t
t 1
J
Q
control
CK
FF
Q
Tabla de excitación
K
D.Mery
115
Arquitectura de
Computadores
Präsentation
116
Sistemas Digitales
Circuitos sincrónicos
t
t 1
Mapas de Karnough
JA
B
A
x
KA
B
A
x
D.Mery
116
Arquitectura de
Computadores
Präsentation
117
Sistemas Digitales
Circuitos sincrónicos
t
t 1
Mapas de Karnough
JA
B
A
x
KA
B
A
x
D.Mery
117
Arquitectura de
Computadores
Präsentation
118
Sistemas Digitales
Circuitos sincrónicos
t
t 1
Mapas de Karnough
JA
B
A
x
KA
B
A
JA Bx
KA Bx
x
D.Mery
118
Arquitectura de
Computadores
Präsentation
119
Sistemas Digitales
Circuitos sincrónicos
t
t 1
J
Q
control
CK
FF
Usando flip-flops JK cómo deben ser sus entradas
para que B cambie de su estado t a su estado t1?
Q
K
D.Mery
119
Arquitectura de
Computadores
Präsentation
120
Sistemas Digitales
Circuitos sincrónicos
t
t 1
J
Q
control
CK
FF
Usando flip-flops JK cómo deben ser sus entradas
para que B cambie de su estado t a su estado t1?
Q
K
D.Mery
120
Arquitectura de
Computadores
Präsentation
121
Sistemas Digitales
Circuitos sincrónicos
t
t 1
Mapas de Karnough
JB
B
A
x
KB
B
A
x
D.Mery
121
Arquitectura de
Computadores
Präsentation
122
Sistemas Digitales
Circuitos sincrónicos
t
t 1
Mapas de Karnough
JB
B
A
x
KB
B
A
x
D.Mery
122
Arquitectura de
Computadores
Präsentation
123
Sistemas Digitales
Circuitos sincrónicos
t
t 1
Mapas de Karnough
JB
B
A
x
KB
B
A
JB x
KB x
x
D.Mery
123
Arquitectura de
Computadores
Präsentation
124
Sistemas Digitales
Circuitos sincrónicos
A
JA
Q
JA Bx
CK
FFA
Q
KA Bx
KA
JB x
B
JB
Q
KB x
CK
FFB
Q
KB
D.Mery
124
Arquitectura de
Computadores
125
Sistemas Digitales
Circuitos sincrónicos
A
JA
Q
JA Bx
CK
FFA
Q
KA Bx
KA
JB x
B
JB
Q
KB x
CK
FFB
Q
KB
x
clock
D.Mery
125
Arquitectura de
Computadores
126
Sistemas Digitales
Circuitos sincrónicos

• Consideraciones de diseño
• Hacer un diagrama de estado identificando las
  variables entrada (control) y salida. En el
  diagrama un estado es un círculo, un flecha es
  una transición de un estado a otro.
• El número de flip-flops necesarios para el
  circuito es el número de bits que tienen los
  estados.
• Se realiza la tabla de estados y la tabla de
  excitación para cada flip-flop.
• Se diseña el circuito combinacional para cada
  entrada de cada flip-flop usando mapas de
  Karnough.
• Se implementa el circuito secuencial.

D.Mery
126
Arquitectura de
Computadores
127
Índice
D.Mery
127
Arquitectura de
Computadores
Präsentation
128
Sistemas Digitales
Memorias
Celda de memoria
seleccionar
entrada
S
Q
salida
R
leer/escribir (1/0)
D.Mery
128
Arquitectura de
Computadores
129
Sistemas Digitales
Memorias
Celda de memoria
seleccionar
entrada
S
Q
salida
seleccionar
R
entrada
salida
leer/escribir (1/0)
leer/escribir (1/0)
D.Mery
129
Arquitectura de
Computadores
130
Sistemas Digitales
Memorias
Unidad de memoria de 4 3 bits
Dato de entrada (3 bits)
D0
A0
BC
BC
BC
A1
D1
BC
BC
BC
Entrada de selección de memoria
D2
BC
BC
BC
D3
BC
BC
BC
Decoder 24
leer/escribir
Dato de salida
D.Mery
130
Arquitectura de
Computadores
131
Sistemas Digitales
Memorias
Dato de entrada (3 bits)
D0
A0
BC
BC
BC
Decoder 24
A1
D1
BC
BC
BC
Entrada de selección de memoria
D2
BC
BC
BC
D3
BC
BC
BC
Decoder 24
leer/escribir
Dato de salida
D.Mery
131
Arquitectura de
Computadores
132
Sistemas Digitales
Memorias
Unidad de memoria RAM (random access memory)
D.Mery
132
Arquitectura de
Computadores
133
Sistemas Digitales
Memorias
Unidad de memoria de 1024 16 bits
D.Mery
133
Arquitectura de
Computadores
134
Sistemas Digitales
Memorias
Celda de memoria
D.Mery
134
Arquitectura de
Computadores
135
Sistemas Digitales
Memorias
RAM bit slice
D.Mery
135
Arquitectura de
Computadores
136
Sistemas Digitales
Memorias
Buffer Three-state
EN 0
EN 1
OUT
OUT
IN
IN
Esquema eléctrico
EN enable IN input OUT output
D.Mery
136
Arquitectura de
Computadores
137
Sistemas Digitales
Memorias
Buffer Three-state
Tabla de verdad
Diagrama
EN enable IN input OUT output
D.Mery
137
Arquitectura de
Computadores
138
Sistemas Digitales
Memorias
Buffer Three-state
Diagrama
Tabla de verdad
D.Mery
138
Arquitectura de
Computadores
139
Sistemas Digitales
Memorias
16 x 1 RAM
D.Mery
139
Arquitectura de
Computadores
140
Sistemas Digitales
Memorias
16 x 1 RAM usando celdas de 4 x 4
D.Mery
140
Arquitectura de
Computadores
141
Sistemas Digitales
Memorias
Chip 64 x 8 RAM
D.Mery
141
Arquitectura de
Computadores
142
Sistemas Digitales
Memorias
64 x 256 RAM usando 4 chips 64 x 8 RAM
D.Mery
142
Arquitectura de
Computadores
143
Sistemas Digitales
Memorias
64 x 16 RAM usando 2 chips 64 x 8 RAM
D.Mery
143
Arquitectura de
Computadores
144
Sistemas Digitales
Memorias
Memoria ROM (read only memory)
D.Mery
144
Arquitectura de
Computadores
145
Sistemas Digitales
Memorias
Lógica interna de una ROM de 32 8
D.Mery
145
Arquitectura de
Computadores
146
Sistemas Digitales
Memorias
ROM de 32 8 Ejemplo de tabla de verdad
D.Mery
146
Arquitectura de
Computadores
147
Sistemas Digitales
Memorias
Programación de ROM de 32 8 del ejemplo anterior
D.Mery
147
Arquitectura de
Computadores