Technika Mikroprocesorowa 1 __________________________ Podstawy Techniki Mikroprocesorowej

1
Technika Mikroprocesorowa 1______________________
____Podstawy Techniki Mikroprocesorowej
2
Literatura


A.Skorupski - Podstawy budowy i dzialania
komputerów (WKL 1996) P.Hadam - Projektowanie
systemów mikroprocesorowych (BTC
2004) W.Stallings - Organizacja i architektura
systemu komputerowego (WNT 2004) B.Prince -
Nowoczesne pamieci pólprzewodnikowe (WNT 1999)
J.Karczmarczuk - Mikroprocesor Z80 (WNT
1987) K.Fedyna,M.Mizeracki - Uklady
mikroprocesorowe Z80 (WKL 1989) L.Grodzki -
materialy do przedmiotu - pliki .pdf dostepne na
stronie www przedmiotu
3
Wyklad 1

1/37
Zasada budowy i dzialania mikroprocesoraHistoria
ArchitekturyFunkcjonowanie procesorówPodstawowe
pojeciaPrzyklady procesorów
4
Budowa i dzialanie mikroprocesora

1/6
1011
0111
S
0
1
10010
0010
ABCIN W16COUT
5
Budowa i dzialanie mikroprocesora

2/6
6
Budowa i dzialanie mikroprocesora

3/6
7
Budowa i dzialanie mikroprocesora

4/6
1. Pobranie argumentu 1
2. Pobranie argumentu 2
sekwencyjnyuklad sterujacy
3. Dzialanie ALU
4. Zapisanie wyniku
8
Budowa i dzialanie mikroprocesora

5/6
01234.....n-1n
rejestr rozkazu
rozkaz
0. Pobranie i dekodowanie rozkazu
licznik rozkazów
sekwencyjnyuklad sterujacy
1. Pobranie argumentu 1
2. Pobranie argumentu 2
3. Dzialanie ALU
4. Zapisanie wyniku
9
Budowa i dzialanie mikroprocesora

6/6
Przyklad programu suma 3 liczb z rej. B, C i D
umieszczona w rej. A (A B C D) wymaga to
nastepujacych dzialan 1. CY 0 , np. poprzez
AA?A 2. A B C 3. CY 0 , np. poprzez
AA?A 4. A A D
10
Historia

1/5
wykorzystanie maszyn liczacych do spisu ludnosci
w USA
mlyn arytmetyczny - projekt Babbagea
maszynaliczacaLeibniza
algebraBoolea
1670
1854
1889
1833
11
Historia

2/5
40401MHz80802MHz
MARK1Harward
8008200kHz
logikaSSI i MSI
80853MHzZ802,5MHz
ENIACPensylwaniaukon. 1946
4004108kHz
programowalnykalkulator Z3Anglia
logikatranzystorowa
1941
1943
1958
1965
1971
1974
1976
1944
1972
12
Historia

3/5
Pentium P5 4GB RAM superskalarnosc FP unit,
8kB/8kB L1 60-200MHz
80386 4GB RAM wielozadaniowosc 16-33MHz
80486 4GB RAM FP unit, 8kB L1 16-133MHz
8086 1MB RAM 5-10MHz
80286 16MB RAM 6-16MHz
8088
1978
1979
1981
1985
1989
1993
Am486DXx 80-133MHz
13
Historia

4/5
Pentium MMX przetw. danych wideo, audio,
grafiki 166-266MHz
Pentium III techn. 3D-FP 0,45-1,1GHz
Pentium 4 przetw. danych multimedialnych 1,3-1,8GH
z
Itanium techn. IA-64 1,3-1,8GHz
Pentium Pro dalszy rozwój superskalarnosci 150-200
MHz
Pentium II techn. MMX 233-450MHz
1996
1995
1997
1998
1999
2000
2001
Celeron 266-533MHz
Celeron II 433-700MHz
AMD K6 166-500MHz
Athlon 0,5-1GHz
AMD K5 75-166MHz
14
Historia

5/5
68000 32MB RAM 8-20MHz 32b ALU 16b DATA-BUS
68020 4GB RAM 32b DATA-BUS 16-33MHz
68040 FP unit 8kBcache do 50MHz
68060 FP unit 8kBcache do 75MHz
68030 4GB RAM 20-50MHz
6809
6800
1979
1984
1987
1990
1974
1977
1992
15
Architektury

1/8
16
Architektury - pojecia

2/8

• Pamiec operacyjna - uklady sluzace
  przechowywaniu
• programów podczas ich wykonywania
• danych dla tych programów
• wyników ich pracy.

• Urzadzenia zewnetrzne - uklady posredniczace w
  wymianie informacji pomiedzy systemem
  mikrokomputerowym a
• czlowiekiem (urz. operatorskie)
• otoczeniem fizycznym (urz. obiektowe)
• innymi systemami (urz. komunikacyjne).

17
Architektury

3/8
struktura wspólczesnego komputera zgodnegoz
koncepcja von Neumana
18
Architektury

4/8
struktura komputera typu Harvard
19
Architektury

5/8
struktura komputera typu Harvard wersja
oszczednosciowa
20
Architektury

6/8

• Typowe skladniki wewnetrznej struktury procesorów
• Powszechnie spotyka sie
• rejestry uniwersalne
• rejestry dedykowane (akumulatory, liczniki
  rozkazów, wskazniki stosu, rejestry adresujace,
  rejestry stanu i sterujace, rejestry
  przesuwajace)
• dekodery (rozpoznajace kody rozkazów)
• liczniki
• jednostki arytmetyczno-logiczne (ALU)
• uklady sterowania sekwencyjnego (sieci dzialan
  realizujace mikroprogramy)
• bufory sygnalów zewnetrznych
• wewnetrzne magistrale.
• Rzadziej
• wbudowane pamieci danych lub programu.

21
Architektury

7/8
22
Architektury - pojecia

8/8

• Mikroprocesor uniwersalny - procesor wymagajacy
  przy konstruowaniu systemu mikroprocesorowego
  (systemu mikrokomputerowego) dolaczenia
  zewnetrznych ukladów
• pamieci operacyjnej
• urzadzen zewnetrznych.

• Mikrokomputer jednoukladowy - uklad scalony
  zawierajacy
• wlasciwy procesor (np. rdzen procesora
  uniwersalnego)
• pamiec operacyjna (cala dostepna lub jej czesc)
• wybrane urzadzenia zewnetrzne (porty we/wy)
• podstawowe uklady sterujace systemem (np.
  kontroler przerwan, dekodery adresu, uklad
  resetu, generator taktu).

23
Funkcjonowanie - przetwarzanie rozkazów
1/13
Sekwencja dzialan procesoraprzy przetwarzaniu
pojedynczego rozkazu
cykl rozkazowy (CR) - odcinek czasu niezbedny do
pobrania
i wykonania danego rozkazu cykl maszynowy (CM) -
odcinek czasu niezbedny do realizacji
elementarnego odwolania
do pamieci lub
urzadzenia we/wy
24
Funkcjonowanie - przetwarzanie rozkazów
2/13
Cykl realizacji rozkazu - ilustracja dla
struktury von Neumana
25
Funkcjonowanie - przetwarzanie rozkazów
2/13
Cykl realizacji rozkazu - ilustracja dla
struktury von Neumana
pobranie rozkazu
pobranie rozkazu
pamiec danych i programu
procesor
dekodowanie rozkazu
pobranie argumentu
RR
rej.adr.
PC
ALU
wykonanie operacji
DR
rejestryrobocze
US
urzadzenia zewnetrzne
flagi
zapamietanie wyniku
26
Architektury

3/13
Cykl realizacji rozkazu - ilustracja dla
struktury Harvard
pobranie rozkazu
pobranie rozkazuPC
pobranie rozkazuPC1
pobranie rozkazuPC1
dekodowanie rozkazu
dekodowanie rozkazu
dekodowanie rozkazu
dekodowanie rozkazu
pobranie argumentu
pobranie argumentu
wykonanie operacji
wykonanie operacji
zapamietanie wyniku
zapamietanie wyniku
27
Funkcjonowanie - przetwarzanie rozkazów
4/13
Schematy przetwarzania sekwencji rozkazów
28
Funkcjonowanie - przetwarzanie rozkazów
5/13
Schematy przetwarzania sekwencji rozkazów c.d.

• Warunek realizowalnosci
• podzial wewnetrznej struktury procesora na
  niezaleznie dzialajace bloki
• Zalecana architektura typu Harvard

29
Funkcjonowanie - przetwarzanie rozkazów
6/13
Schematy przetwarzania sekwencji rozkazów c.d.

• Warunki realizowalnosci
• zwielokrotnione uklady wewnetrzne procesora
• odpowiednie oprogramowanie

30
Funkcjonowanie - pojecia

7/13
szerokosc slowa procesora (slowa maszynowego) -
ilosc bitów slów binarnych, które moga byc
przetwarzane przez wiekszosc rozkazów procesora
przestrzen adresowa - zakres adresów jakimi moze
operowac dany mikroprocesor przy odwolaniach do
komórek pamieci lub rejestrów urzadzen
zewnetrznych
stos - specyficzna struktura danych, dzialajaca
jak rejestr LIFO, moze byc zrealizowany jako
wbudowana struktura sprzetowa albo stos programowy
31
Funkcjonowanie - tryby adresowania
8/13
tryby adresowania - sposoby wskazywania w kodzie
rozkazów umiejscowienia ich argumentów i wyników
(zwanych tez operandami)

• tryby adresowania moga byc
• proste - jednoskladnikowe (pojedyncze slowo
  binarne wskazujace lokalizacje operandu)
• dwuskladnikowe (adres operandu powstaje jako
  suma dwóch slów binarnych)
• wieloskladnikowe (na adres operandu skladaja sie
  wiecej niz 2 slowa binarne).

32
Funkcjonowanie - tryby adresowania
9/13
Jednoskladnikowe tryby adresowania
33
Funkcjonowanie - tryby adresowania
10/13
Dwuskladnikowe tryby adresowania
adres operandu baza przemieszczenie
34
Funkcjonowanie - tryby adresowania
11/13
Dwuskladnikowe tryby adresowania - przyklady
35
Funkcjonowanie - tryby adresowania
12/13
Dwuskladnikowe tryby adresowania - przyklady

• adresowanie stronicowe - polozenie operandu jest
  okreslane jako adres wzgledem poczatku wskazanej
  strony pamieci
• adresowanie segmentowe - polozenie operandu jest
  okreslane jako adres wzgledem poczatku aktualnie
  uzywanego segmentu pamieci

36
Funkcjonowanie - tryby adresowania
13/13
Trójskladnikowe tryby adresowania - przyklady
37
Procesory - CISC

1/11
CISC - (Complex Instruction Set Computer) -
klasyczne procesory o rozbudowanej
(200...300) liscie rozkazów
Struktura 8-bitowego mikroprocesora uniwersalnego
CISC - Z80
38
Procesory - CISC

2/11
Schemat blokowy 8086/88
multipleksowanaszyna danych/adresów(16b danych
w 8086, 8b danych w 8088)
39
Procesory - CISC

3/11
Schemat blokowy Pentium 4
40
Procesory - RISC

4/11
RISC - (Reduced Instruction Set Computer) -
procesory o zredukowanej (okolo
100) liczbie rozkazów

• Cechy listy rozkazów procesora RISC
• dostep do pamieci operacyjnej jest mozliwy tylko
  rozkazami przeslan
• operandy wszystkich rozkazów znajduja sie tylko
  w rejestrach wewnetrznych procesora
• rozkazy maja staly (jednakowy) format (dlugosc w
  bitach)
• ograniczenie dostepnych trybów adresowania.

41
Procesory - RISC

5/11

• Róznice pomiedzy procesorem RISC a CISC
• zastosowanie przetwarzania potokowego, co
  daje skrócenie czasu wykonywania rozkazów
• dzieki malej liczbie rozkazów o stalym formacie
  i prostym trybom adresowania, uzyskuje sie
  uproszczony i szybko dzialajacy uklad
  sterowania
• czesto wykorzystuje sie architekture typu
  Harvard
• przy duzej liczbie rejestrów procesora mozliwa
  jest sprzetowa realizacja stosu, co
  przyspiesza wywolywanie i zagniezdzanie
  podprogramów.

Przyklady procesorów RISCIBM801, AM29000, Intel
80960, MIPS R2000/R3000, Motorola 88100, Sun
SPARC (1988/89), rodzina PowerPC
42
Procesory - RISC

6/11
Przyklad 8-bitowegomikrokomputerajednoukladowego
RISC Harvardz rodziny AVR Atmela
43
Procesory - RISC

7/11
Schemat blokowy Itanium 2
44
Procesory - DSP

8/11

• Cechy procesorów DSP (Digital Signal Processing)
• wykorzystanie arytmetyki stalopozycyjnej (16b)
  lub zmiennopozycyjnej (32b na ceche i
  mantyse)
• rozbudowane moduly arytmetyki - zrównoleglone,
  sprzetowe uklady mnozace realizujace operacje
  w jednym cyklu
• rejestry dedykowane dla ukladów arytmetyki
  znaczaco dluzsze od slowa maszynowego
  procesora (np. 80b przy slowie 32b-ym)
• jednostka ALU mogaca jednoczesnie obliczac sumy
  i róznice argumentów
• wbudowany cykliczny rejestr przesuwajacy,
  realizujacy wielobitowe obroty i przesuniecia
  w jednym cyklu

45
Procesory - DSP

9/11

• Cechy procesorów DSP - c.d.
• co najmniej zdwojone uklady generacji adresów,
  celem przyspieszenia dostepów do pamieci
  architektura Harvard
• wbudowana pamiec RAM, co najmniej dwuportowa ,
  o pojemnosci wystarczajacej dla wiekszosci
  zastosowan
• mozliwosc akceptacji wiekszej liczby przerwan
  zewnetrznych
• system przerwan wielopoziomowy i priorytetowy
• wbudowane uklady do sprzetowej realizacji petli
  programowych
• w zaawansowanych procesorach wiekszosc
  podstawowych rozkazów moze byc wykonywana
  warunkowo
• wbudowane interfejsy do zewnetrznych
  przetworników A/C i C/A (najczesciej szybkie
  szeregowe)

46
Procesory - DSP

10/11

• Dziedziny zastosowan procesorów DSP
• sterowanie silnikami asynchronicznymi
• systemy GPS
• obróbka i kompresja dzwieku
• przetwarzanie i rozpoznawanie sygnalów mowy
• kompresja sygnalu mowy
• pomiary dzwieków
• obróbka obrazu
• telefonia cyfrowa - automaty zgloszeniowe i
  informacyjne
• wideotelefony
• modemy
• mierniki mocy pradu 1- i 3-fazowego.

47
Procesory - DSP

11/11
Struktura blokowa 32-bitowego procesora ADSP2106x
SHARC
48
(No Transcript)